例子 - 1：f_wr > f_rd，连续读写写时钟80MHz。读时钟50MHz。Burst_Len = 120，也就是要求至少安全写入120个数据。连续写入和连续读取，无空闲时间，写入后立即开始读取 ,读写宽度相同。Sol:写速率 > 读速率，FIFO迟早会被写满，但它要求至少写入120个数据后FIFO不满。写入120个数据耗时 120 * 12.5 ns = 1500 ns 。写入

同步reset(synchronous reset)是说，当reset信号为active的时候，寄存器在下一个时钟沿到来之后被复位，时钟沿到来之前寄存器还是保持其之前的值。异步reset(asynchronous reset)是说，当reset信号为active的时候，寄存器立刻被复位，与时钟沿到来与否没有关系。注意这里老李没有说reset信号为1的时候，而是说active，因为有的时候是为1能够

这个是低功耗设计的范围,isolation cell 是在一个模块的电源可以关闭,那么这个模块的输出到另一个模块需要port需要加isolation cell, 确保电源关闭是输出不产生X态,level shift单元主要是两个模块的供电的电压不一样,需要模块port加level shift cell.在低功耗多电压技术包括MSV, DVFS, AVFS和电源门控Power Gating技术中，为

作者：李虹江原文：https://mp.weixin.qq.com/s/r-nckE5nGz9mc5KqjPXKYg本文授权转自IC加油站微信号，未经作者授权，严禁二次转载。上一篇老李讲了固定优先级仲裁器Fixed Priority Arbiter 仲裁器设计（一） – Fixed Priority Arbiter里面提到了，固定优先级仲裁的一个问题就是公平性。以上篇文章里同学举手老师点名的例子来