logo
publist
写文章

简介

该用户还未填写简介

擅长的技术栈

可提供的服务

暂无可提供的服务

FPGA中简单双端口RAM 跨时钟域数据传输

因为在我们系统中,各个模块之间工作的时钟频率不一定一样,所以很多时候牵扯跨时钟域的数据传输,由快时钟域到慢时钟域,由慢时钟域到快时钟域,低位宽到高位宽等,例如采样系统时钟频率10MHz,数据处理系统时钟频率50MHz,此时就需要进行跨时钟域的数据传输。模式选择普通模式(Native),双端口简单RAM(Simple Dual Port RAM)数据位宽设置为16位宽,数据深度为2048。简单双端口

#单片机#嵌入式硬件
TI F28P55/65X开发板学习笔记(二)

看是否能通过main.c文件中函数configCPUTimer(myCPUTIMER2_BASE, DEVICE_SYSCLK_FREQ, 2000000);2000000us=2秒 观察led4与led5闪烁间隔。1000000us=1秒 观察led4与led5闪烁间隔。配置完以后再次检查board.h文件 看是否设置成功;特别注意中断服务函数名要与board.h中声明的一样。不修改的话CCS导

文章图片
#学习#嵌入式硬件
TI F28P55/65X开发板学习笔记(一)

学习笔记,仅供自己参考。学习视频参考B站大佬up暗星归来 和 有手也不会。ccs版本;sdk版本:C2000Ware_5_04_00_00。

文章图片
#嵌入式硬件
基于FPGA的数字信号处理系统开发笔记(一)

本笔记参考B站大佬up:的教学视频,特此说明,笔记仅供学习参考无教学意义视频地址因为Xilinx被AMD收购了,现在B站能查到的教学视频,CSDN能查到的参考文章,都是较为旧版的软件,使用上大差不差,但是有些细节和以前不太一样,对于初学者来说可能有时候一个小的不一样就会导致半天找不到问题,所以我想分享我学习过程中遇到的问题,以供大家参考。我所使用的软件及其版本:Vivado 2024.2;MATL

文章图片
#fpga开发
FPGA中简单双端口RAM 跨时钟域数据传输

因为在我们系统中,各个模块之间工作的时钟频率不一定一样,所以很多时候牵扯跨时钟域的数据传输,由快时钟域到慢时钟域,由慢时钟域到快时钟域,低位宽到高位宽等,例如采样系统时钟频率10MHz,数据处理系统时钟频率50MHz,此时就需要进行跨时钟域的数据传输。模式选择普通模式(Native),双端口简单RAM(Simple Dual Port RAM)数据位宽设置为16位宽,数据深度为2048。简单双端口

#单片机#嵌入式硬件
到底了