简介
该用户还未填写简介
擅长的技术栈
未填写擅长的技术栈
可提供的服务
暂无可提供的服务
FPGA原理与结构(4)——数据选择器MUX(Multiplexers)
MUX在FPGA中的应用,MUX的实现,MUX为什么还在FPGA中存在
FPGA原理与结构(0)——目录与传送门
FPGA的设计和软件设计不同,我们所设计的RTL代码最终还是要落实到硬件底层来进行实例化,因此理解硬件底层的内容是很有意义的。
FPGA原理与结构(4)——数据选择器MUX(Multiplexers)
MUX在FPGA中的应用,MUX的实现,MUX为什么还在FPGA中存在
FPGA原理与结构(7)——进位链CARRY
fpga中的进位链使用,加法器设计,行波进位加法器,超前进位加法器,CARRY4
AXI-Stream协议详解(3)—— AXI4-Stream IP核原理分析
学习官方给出的AXI-S相关的代码
复位电路reset(同步复位,异步复位,异步复位同步释放电路)
异步复位同步释放电路
RTL编码(1)——概述
同一逻辑,可以用不同的RTL描述来实现;同一RTL描述,可以用不同的门级电路来实现。这就为RTL级的逻辑优化和综合中的门级优化提供了空间。一个好的RTL编码比起一个差的RTL编码,最后综合出的速度、面积和功耗可能会有一倍甚至更大的差异。逻辑优化不能单依靠综合工具,RTL代码的编程质量对综合优化的程度以及综合后电路的时序、面积甚至布线难度都有重要影响(有人说决定了设计成功率的80%),因此设计者在R
FPGA原理与结构(5)——移位寄存器(Shift Registers)
移位寄存器SRL,移位寄存器verilog实现,LUT实现移位寄存器
FPGA原理与结构(2)——查找表LUT(Look_Up_Table)
FPGA原理与结构,LUT的基本组成原理和应用,LUT的发展历史,为什么流行使用6-LUT
FPGA原理与结构(8)——块RAM(Block RAM,BRAM)
FPGA中的BRAM,BRAM实现RAM,ROM,FIFO.RAM工作模式,FIFO含义,BRAM的特性与分布