这是最可能解决问题的方案，核心是修改Vivado中调用VSCode的命令参数。

3. 在vscode中打开Verilog-HDL/SystemVerilog/Bluespec SystemVerilog设置。1. 下载ctags安装包，并解压到想到的安装目录。4.重启就能实现，verilog的变量声明跳转。2. 在环境变量中添加该目录。

git如同一颗树，每个树上都可以有多个分支，每个分支上又可以有多个节点。1. 每个 commit 是你整个工作区所有文件的一个完整快照（snapshot），但 Git 使用哈希指向机制让它看起来像是“增量”。

这是最可能解决问题的方案，核心是修改Vivado中调用VSCode的命令参数。