一，为什么要学习generate?在设计中，很多情况下，需要编写很多结构相同而参数不同的赋值语句或者逻辑语句，如果参数量很大的情况下，原本的列举就会显得心有余而力不足。c语言中常用for语句来解决此类问题，verilog则为我们提供了generate语句。二，generate的基本概念及语法generate语句的最主要功能就是对module,reg,assign,always,task...

Reference:xilinx FPGA权威设计指南1. UltraScale结构特点UltraScale结构能从20nm平面的FET结构扩展到16nm鳍式的FET晶体管，甚至更高的技术，同时还能够从单芯片扩展到3D IC。UltraScale架构不仅能够解决系统总吞吐量扩展和时延方面的局限性，而且还能解决直接应用先进工艺节点上的头号系统性能瓶颈，即互联问题。UltraScale新一代互联架构的

工作需要设计HDMI1.4/2.0 IP,支持4K视频的需求。因此，近期对HDMI的相关SPEC进行了阅读，在这里进行总结，记录个人的知识成长的过程。本文将从一下7个方面,讲述自己对HDMI 1.4b spec相关内容的理解。因为，工作需求是只需要支持4K视频的接受和传输，不涉及音频，所以略去了HDMI中Audio部分的内容。1, Overview2, Signaling and Encoding

Reference:https://china.xilinx.com/content/dam/xilinx/support/documentation/ip_documentation/v_mix/v5_2/pg243-v-mix.pdf对于图层叠加的需求，可以选择使用xilinx的OSD和Mixer IP，但是，Xilinx的vivado工具在2020后便不再支持OSD IP而是支持Mixer

3.1 Highly-Parallel Compute Paradigms并行计算架构分为以下两类:（1）Temporal Architecture (SIMD/SIMT)图 1 Temporal Architecture图1所示为Temporal Architecture的基本结构。该结构的特点是有个公用的Register File, 统一的控制单元，用于并行计算的多条数据路径。（2）Spati

Reference:https://china.xilinx.com/content/dam/xilinx/support/documentation/ip_documentation/vid_phy_controller/v2_2/pg230-vid-phy-controller.pdf1. 序Video PHY Controller IP是为实现与视频(DisplayPort和HDMI™技术)

Reference: Xilinx FPGA权威设计指南Xilinx Vivado集成开发环境为设计者提供了通过设置FPGA内对象的属性实现对FPGA内对象进行约束的物理约束。这些约束包括：（1）I/O约束，如位置和I/O标准（2）布局约束，如单元的位置（3）布线约束，如固定的布线（4）配置约束，如配置模式对于大多数的物理约束，其语法格式表示为：set_property <property&

Reference: https://china.xilinx.com/content/dam/xilinx/support/documentation/ip_documentation/v_hdmi_tx_ss/v3_2/pg235-v-hdmi-tx-ss.pdf对于支持4K视频的HDMI接口，可以参考Xilinx给出的HDMI1.4/2.0 Transmitter Subsystem, HD

一：机器学习机器学习的定义：如果一个程序可在任务T上，随经验E的增加，效果P随之增加，则这个程序可以从经验中学习。机器学习的过程是通过大量数据的输入，生成一个模型，再利用这个生成的模型，实现对结果的预测。庞大的神经网络是基于神经元结构的，是输入乘以权重，再求和，再经过非线性函数的过程。二：人工智能和机器学习和深度学习人工智能，就是用机器模拟人的意识和思维。机器学习，则是实现...