logo
publist
写文章

简介

该用户还未填写简介

擅长的技术栈

可提供的服务

暂无可提供的服务

2022年电赛 声源定位跟踪系统(E题)

2022年电子设计大赛声源定位跟踪系统(E题)制作过程和体会

文章图片
#嵌入式硬件#单片机
2022年电赛信号类模块准备

2022年全国大学生电子设计大赛主要器件清单及信号类模块预测准备

文章图片
#嵌入式硬件#硬件工程#pcb工艺
sivalco使用测试pin正向导通

在学完功率半导体器件后,为了能够更好的了解功率半导体器件内部的相关性质,于是利用sivalco软件进行仿真,对于器件工作时相关数据进行分析,对于相关语句进行学习,这里以PN结模型仿真,PIN正向导通和反向阻断为例。

文章图片
[EDA] 综合计时系统设计 【VHDL】

设计综合性的计时系统,能实现年、月、日、时、分、秒及3星期的计数等综合计时功能,并且将计时结果通过三次显示至开发板上,通过设计俩个按键,在计时过程中,对计时系统的有关参数进行调整。

文章图片
#开发语言#fpga开发#算法
卡尔曼滤波原理公式详细推导过程[包括引出]

将从最初的递归算法,利用数据融合,协方差矩阵,状态空间方程等基础推导,最终分析卡尔曼滤波5个方程全部的推导过程,其过程有很多晦涩难懂的公式,我会尽量的表达清楚和加入一些个人理解,从而使得较为便于理解

文章图片
#算法
数电实验(组合逻辑电路、时序电路,555定时器)

数电实验(组合逻辑电路、时序电路,555定时器)里面包括:1位二进制数比较器、2选1数据选择器、1位数的半加器、3人表决器、奇数位校验器、同步时序电路、计数器电路、异步模7计数器、JK触发器设计一同步时序电路、74LVC161芯片设计一个计数器、555定时器构成单稳态触发器、555定时器构成多谐振荡器、555定时器构成施密特触发器

文章图片
#嵌入式硬件
EDA实验:数字频率计(FREQ)设计(VHDL)

数字频率计数器基于VHDL语言的设计设计并调试好8位十进制数字频率计,并用GW48系列或其他EDA实验开发系统(事先应选定拟采用的实验芯片的型号)进行硬件验证

文章图片
#开发语言
【EDA实验DTCNT9999及DTCNT999999999999】

本实验基于VHDL语言设计一个能够动态的显示0-9999的4位十进制计数电路,在不同频率下不同速率的显示。对DTCNT9999的扩展到12个9的程序解析。

文章图片
#开发语言
2019年电赛综合测评分析及仿真练习

2019年综合测评方案解析计算全过程

文章图片
#硬件工程
    共 12 条
  • 1
  • 2
  • 请选择