仅作为笔记方便查阅。

取消勾选校验(verify)即可下载程序成功，但可能会出现错误。

**确保写入有效**：在初始化过程中的所有写入操作，因为DM=0，数据掩码功能被禁用，所有数据都能**百分之百**地成功写入DDR颗粒。***内部弱上拉/下拉**：一些FPGA系列允许在配置中或配置前对Bank设置默认的I/O标准，可能包含弱上拉或下拉，但这**不可靠**，不能作为稳定的电平保证。***作用**：在**写入**操作时，DM信号告诉DDR颗粒，对应的数据字节是否应该被真正写入。DM为

，

quartus编译NCO时出现10228错误

原因：原工程中使用了付费ip核，但quartus没有破解此ip核，这样无法转换为.jic文件。

【代码】十六、uart(4)带FIFO缓存（浅显模式）

【代码】十六、uart(3)带FIFO缓存（普通fifo模式）