对于FPGA来说，器件的延迟如T1、T2、T3相对于触发器的Tco要长的多，并且寄存器的建立时间Tsu也要比器件的延迟快的多。​如果某个设计可以分为若干步骤进行处理，而且整个数据处理过程是单向的，即没有反馈运算或者迭代运算，前一个步骤的输入即使下一个步骤的输出，就可以考虑采用流水线设计方法来提高系统的工作频率。第一级延迟：max（T1，T3）+ Tco，即第一级寄存器所具有的总的延迟为T1和T3两

​实际上目前很多cpu访存是以小端序的方式，例如典型的risc-v架构的蜂鸟e203。记住大端序与小端序的存储方式其实很容易，只需记住小端序低地址存放数据低位，是一种对应的关系。而大端序的存储与小端序相反。