16、返回电脑桌面，点击任务栏的【开始菜单】，在【所有应用】列表中找到【Capture CIS 24.1软件图标】。11、回到刚才的Cadence SPB 24.1文件夹，找到【.CadenceLicensePatcherWin】程序，右键点击并选择【以管理员身份运行】。这个工具用于配置授权。13、选择前面第7步中设置的Cadence SPB 24.1软件安装路径，我这里是D盘的相关目录，然后点击

AMI Aptio状态码是AMI UEFI BIOS启动阶段用于指示进度的数值。它的一个子集是检查点（Check Point）。检查点通常输出到Port 80，但Aptio 4.x内核也可以配置成从其它端口输出。由于这个状态码主要用于调试和排除故障，所以常常被称为故障诊断代码。在执行传统BIOS功能时，Aptio 4.0内核遵循英特尔 EFI 平台创新框架描述的固件模型。系统设置、Pre-OS（预

此时会提示输入烧写地址，这里的烧写地址一般是芯片FLASH的起始地址（因为我们所写的程序都是下载到FLASH中的），且必须在FLASH的内存范围内（编译后程序的大小必须小于FLASH的大小），比如STM32F429的烧写地址是0x08000000。原文链接：https://blog.csdn.net/qq_43471489/article/details/122463815。原文链接：https:

当走线密度高需要采用更细的走线时，必须要了解自己的合作板厂是否有此线宽的加工能力，例如嘉立创可做最小线宽是3.5mil（多层板最小3.5mil，单双面板最小5mil）。因为博主平常使用的都是STM32平台，而且都是低速板，信号线线宽常使用9mil或者6mil，过大电流的走线一般参考线宽1mm（铜厚1oz）过1A电流的原则。走线离电路板板边的距离一般取0.5mm，像嘉立创的加工能力是：拼板出货走线到

原文链接：https://blog.csdn.net/su165108515/article/details/130072741。布线时需要停止，双击或者，ctrl+ 单击左键;建议在使用router时，栅格使用 5 5，在布局很紧凑的时候可以设置为0。在 Layout 中布线是 F2，在 Router 中是F3。删除导线，选择导线后点击backspace。shift+S 修线 常用。，而不是de

原文链接：https://blog.csdn.net/su165108515/article/details/130065597。保护带颜色是，在设置的规则间距下，移动或者布线，会显示安全间距 shift+s 移动导线。一般关闭，选择黑色，影响布线，测试点也选择黑色，板块一般选择。

原文链接：https://blog.csdn.net/su165108515/article/details/130073119。快捷键ctrl+Q可以快速打开敷铜属性;这个时候敷铜是选中不了的，要输入快捷PO;建议设置为10mil;

如果器件很少，线宽很小 就会显得布线很杂乱，在器件少时，线宽可以选择粗一些，比芯片的引脚宽度小一些。不允许打开的原因是，如果在焊盘上打过孔，在焊接的时候，焊锡会顺着过孔流下去，可能就渗透到了内层，所以不建议这样操作，在打散热过孔的时候也是这样，下方或者，中间层不运行走线。SMD布局上打过孔，在正常设计的时候是不允许这样设置的，只有在密度较大时，使用或者在打散热过孔时打开;焊盘路口：任意角度看个人需

目录前言一、AD设置1.1 更新设置1.2 优选项设置二、常用快捷键三、常用小技巧3.1 迅速查找元器件3.2 在PCB高亮显示四、工程创建4.1 创建工作区4.2 创建库文件五、库文件制作5.1 封装库制作5.2 原理图库制作六、原理图操作6.1 调整原理图版面大小6.2 放置元件6.3 元器件连接6.4 修改参数七、PCB操作7.1 导入元件7.2 画板边框7.3 元器件布局7.4 PCB规则

为了保证自己在设计的过程中没有遗漏和违背设计规则，还需要进行最后的设计验证。这里验证检测的标准就是在PCB设计前的规则设置内容，主要设置了线宽和间距。“禁止平移”如果勾上，则在“位置”中点击某个错误不会将该错误显示在中间。去掉前面的勾，则点击某个错误PCB会移动到对应的错误显示；这个只是清除错误提示并不是修正了错误，我们可以看到错误还在（没有连接的线还是没有连接）。“显示摘要提示”，如果勾选上，检