这个方法准确地利用了空格作为分隔符，并通过“转置”功能实现了从“分列”到“分行”的最终目的。​：首先，单击选中包含所有文本的那个单元格，根据图片，这应该是 ​。所有原本堆积在一个单元格里、由空格分隔的文本，现在会整齐地​。因此，您不需要处理换行符，而是需要​。​在B列中，每个文本独占一个单元格。

AXI总线中的AXLEN、AXSIZE、AXBURST和4K边界

Verdi使用技巧大全

芯片设计流程中的概念分析

没想到上一篇发出去，前几个小时竟然基本没人看，是我写得太晦涩了吗，这篇介绍个简单但是相当好用的软件WaveDrom，可以非常方便的绘制，简直是数字人的福音啦！P.S. 照这个速度，也不知道多久能把BasicVerilog库中的模块学习完毕哇_(:з)∠)_（已经忘记了是这周第几躺了）。

芯片设计流程中的概念分析

在RTL（Register Transfer Level）设计中，和是用于指导综合工具的编译指令（pragma）或注释。它们通常用于在代码中标记一部分代码，告诉综合工具忽略它们之间的代码段。这些指令不是Verilog或VHDL标准的一部分，但是由一些综合工具（如Synopsys Design Compiler, Cadence Genus, 等）所支持。

对于burst type 值为2'b10时， 为wrap模式， 这时对于一笔burst中的每个transfer对应的地址有上限和下限的限制，在这个限制范围之内，每个transfer对应的地址也是递增的关系，这种burst type多用于cache line 访问(如MCU), 但是需要注意的是。address_n: 一笔burst中的第n个transfer对应的地址，对于第一个transfer，对

没想到上一篇发出去，前几个小时竟然基本没人看，是我写得太晦涩了吗，这篇介绍个简单但是相当好用的软件WaveDrom，可以非常方便的绘制，简直是数字人的福音啦！P.S. 照这个速度，也不知道多久能把BasicVerilog库中的模块学习完毕哇_(:з)∠)_（已经忘记了是这周第几躺了）。

modelsim波形窗口各个按键说明以及常用技巧总结，希望对你有所帮助。