利用 risc-v 的 RV32I 指令编写程序实现 斐波那契数，并在 Jupiter 上调试通过。如果程序中出现了非RV32I指令(ecall除外)， 本实验成绩为0。输入n，输出f(n)即可。• 利用RISC-V指令实现斐波那契数。• 熟悉每条指令的功能、构成以及扩展。掌握RISC-V中RV32I指令。• 熟练使用Jupiter软件。

用 Verilog 设计一个算术运算单元 ALU，采 用纯组合逻辑设计，32bit 宽。1.掌握ALU模块的组成和接口，理解ALU的功 能。3.掌握Verilog中多模块编程方法和实现。2.通过编程调用ALU模块计算斐波那契数。fib.v（三段式斐波那契数列）mysim.v（不用数码管显示）show.v（七段数码管显示）mysim.v（用数码管显示）seven.v（七段数码管）top.v（不用数码

（一）服务器购买与配置1. 购买服务器2. 重置密码3. 添加端口（二）Xshell安装与使用1. 安装Xshell2. 使用Xshell连接服务器（三）go和mySQL环境安装与后端部署1. 安装Go环境2. 安装mySQL环境3. 打包并部署后端（四）nginx安装与前端部署1. 安装nginx2. 打包并部署前端（五）总结

4.识别code编码对应的load指令将该数据 从RAM中读出来，结果显示数据的 [31:28][15:12][7:4]。32的RAM，并在 其上封装一个模块，使得其能完成risc-v的load/store指令功能。可选：用七段数码管显示该数据的全部32位。3.掌握RISC-V中存储器的存取方式。mysim.v（不用数码管显示）show.v（七段数码管显示）mysim.v（用数码管显示）seven

实验目的1. 掌握指令执行过程的5个阶段2. 掌握每条指令的数据通路选择3. 掌握译码器和控制器的功能和实现4.掌握数据输入输出处理的方法5. 实现risc-v中RV32I指令的单周期CPU6. 利用实现的risc-v CPU实现平方数二．实验内容1. 实现risc-v中37条RV32I指令的单周期cpu；2. 完成1后在该cpu上实现斐波那契数。

Verilog硬件描述语言文章目录Verilog硬件描述语言1.Verilog的模块结构2.Verilog的模块实例化3.Verilog的词法约定（1）注释（2）数字（3）字符串（4）标识符（5）空白符（6）关键字4.Verilog的数据类型（1）线网型（wire）（2）寄存器型（reg）（3）参数型（parameter）5.Verilog的运算符（1）算术运算符（2）逻辑运算符（3）按位运算符（

文章目录一、概念1.基本术语2.算法3.时间复杂度4.数据的逻辑结构二、线性表1.存储结构2.基本操作三、栈1.存储结构2.基本操作3.实际应用四、队列1.存储结构2.基本操作五、串1.存储结构2.基本操作六、矩阵1.存储结构七、广义表1.存储结构八、树1.存储结构九、二叉树1.存储结构2.基本操作3.实际应用十、图1.存储结构2.基本操作十一、查找1.实际应用十二、内部排序一、概念1.基本术语术

2-14格雷码问题（一）题目问题描述Gray码是一个长度为2n2^n2n的序列。序列中无相同元素，每个元素都是长度为 n的(0,1)串，相邻元素只有一位不同。用分治策略设计一个算法对任意的 n构造相应的Gary码。（二）解答方法：分治递归算法思路运用分治递归求解nnn位的Gray码的思路为：将求解 nnn位Gray码的问题划分成求解 n−1n-1n−1位Gray码的问题，再将求解 n−1n-1n−

1-1统计数字问题(一)题目问题描述一本书的页码从自然数 1 开始顺序编码到自然数nnn。书的页码按照通 常的习惯编排，每个页码都不含多余的前导 0。例如，第 6 页用数字 6 表示而不 是 06 或 006 等。数字计数问题要求对给定书的总页码nnn，计算书的全部页码分别 用到多少次数字 0，1，2，……，9。算法设计给定表示书的总页码的十进制整数n(1≤n≤109)n(1\leq n\leq1

3.掌握寄存器堆在微处理器中承担的功能。1.掌握寄存器堆的工作原理和接口。RegFiles.v（寄存器堆）mysim.v（不用数码管显示）show.v（七段数码管显示）mysim.v（用数码管显示）2.掌握寄存器堆的实现方法。square.v（求平方数）seven.v（七段数码管）top.v（不用数码管显示）top.v（用数码管显示）alu.v（加法器）div.v（分频器）