从Zynq Bolock Design可以了解Axi HP通道可以到DDR。BD工程  所谓DMA就是设备和内存之间直接通信，这里面使用的IP是Axi Direct Memory Access ，相当于是DMA控制器。  S_AXI_LITE接口允许进行控制查询寄存器等操作；  M_AXI_SG没有用到，暂留；  M_AXI_MM2S是内存到DMA控制器的写通道；  M_AXIS_MM2S是D

DDR3介绍DDR3芯片以 镁光(Micron) 的 MT41J256M16为例：MT41J256M16 – 32 Meg x 16 x 8 banks：在我看来，一共能存储256M的16位数，一共4G。地址：命名规则要注意的在Configuration和Speed Grade两项。规定了存储配置和时钟速度。内部结构：管脚信息：The differential data strobe (DQS,

xilinx常用bufIBUFDSOBUFDSBUFGBUFG_GTIOBUFIBUFDS_GTE3/4IBUFDS差分输入IBUFDS IBUFDS_inst (.O(O),// 1-bit output: Buffer output.I(I),// 1-bit input: Diff_p buffer input (connect directly to top-level port).IB(