FPGA实现AD7606数据采集转PCIE传输，基于XDMA中断架构，提供8套工程源码和技术支持

FPGA搭建PCIE3.0通信架构简单读写测试，基于XDMA中断模式，提供3套工程源码和技术支持

。。。。。。。。。。。。。。。。。。。。。。

基于FPGA的串口指令帧接收与解析的verilog代码网上的verilog串口指令帧接收与解析源码很多，但大多数都说不到点子上，对初学者来说很不友好，今天分享一个自己调通的小工程。串口指令帧格式如下：串口接收模块直接用的正点原子的源码，个人感觉正点原子的代码虽然写得冗杂，但严谨性还行，数据在波特率计数周期的中间点采集，源码如下：module uart_recv(inputsys_clk,//系统时

Artix7系列FPGA实现SDI视频编解码+UDP以太网传输，基于GTP高速接口，提供工程源码和技术支持

Zynq系列FPGA实现SDI视频编解码+UDP以太网传输，基于GTX高速接口，提供3套工程源码和技术支持

Zynq系列FPGA实现SDI视频编解码+图像缩放+多路视频拼接，基于GTX高速接口，提供8套工程源码和技术支持

Artix7系列FPGA实现SDI视频编解码，基于GTP高速接口，提供3套工程源码和技术支持

FPGA实现AD7606数据采集转PCIE3.0传输，基于XDMA中断架构，提供2套工程源码和技术支持

FPGA实时视频采集转千兆UDP网络输出，基于Tri Mode Ethernet MAC+PHY芯片架构，提供11套工程源码和技术支持