logo
publist
写文章

简介

该用户还未填写简介

擅长的技术栈

可提供的服务

暂无可提供的服务

verilog中非阻塞多个if 优先级判断。

比如上述代码,最后一级的优先级最高。

文章图片
#fpga开发
emacs verilog-mode RTL集成

最近用了一下emacs,用于集成一下自己的子系统。只能说真香。主要参考这个网站即可。

文章图片
#emacs#编辑器
GVIM verilog例化模块

GVIM verilog例化模块@TOCgvim中有一个插件vlog_inst_gen.vim;在git上有下载地址https://download.csdn.net/download/qq_33473931/24417589配置说明1.需要修改vlog_inst_gen.vim(1)打开文件,然后在命令行模式下,先输入 :%s/然后按ctrl+v ,在底层命令行出现^然后按ctrl+M, 在底层

#vim
芯片中PVT模块

如果初始触发时候给为“1”,那最后输出就是“0”,然后输入自然也就是“0”,然后输出又变成“1”,如此实现“0”和“1”的固定频率交替振荡输出。process是指芯片中的cell比如buf从低/高电平到高/低电平所需的时间,一般指的是cell的延时。(扩展一下,一般如何提高电流呢,一般会选择升压,这就是为什么对于高频电路,我们会选择升压的原因。在对于功耗要求高的芯片,如果测得process延时小,

文章图片
#vim
后仿sdf

一般会现在跑两个corner : ss 和ff常见的选择:电压:0.81v 低电压 (标准电压是0.9v,低电压为-10%)温度 : -40摄氏度C :只考虑电容影响(只有射频才会可能考虑R电阻的影响)worst :最差的延时情况MAXIMUM :cell的最大延时用于分析setup 违例电压:0.99v 高电压 (标准电压是0.9v,低电压为+10%)温度 : 125摄氏度C :只考虑电容影响(

文章图片
#vim
到底了