VCO要在此处限制在192-432MHz之间，且PLLN范围为192-432，最上面配置图展示为STM32F427，其范围为50-432，所以此处有不同，不过我们只需要理解含义即可最后就是PLLP，也是锁相环到SYSTICK的最后一个分频，此处决定了SYSTICK最终的频率，由上图官方手册可以看到PLLP只有四个取值，分别是2、4、6、8，且此处VCO限制为最大168MHz，也就是STM32F40