DDR4驱动调试遭遇两大难题：一是DM引脚全部接反导致初始化失败，最终通过返厂飞线解决；二是PCB设计时DDR4关键信号跨SLR分布，造成MIG无法工作，这一硬件错误导致4块板子仅救回3块。经验教训表明，使用Xilinx Ultrascale系列时，必须先用Vivado的Plan I/O工具验证布局，避免不可逆的硬件错误。

当然有的时候name 里面有信号但是抓取不到，那就是可能是代码写错了，或者是时钟约束有问题，可以看我的另一篇文章：https://editor.csdn.net/md/?这个时候要点波形图中的加号，把要抓的信号都加入进来，之后再重新运行，抓取数据即可。第一次用ILA IP核抓取数据信号的时候，运行发现什么都没有，如下图。

使用vscode调试gnuradio OOT c++代码

使用vscode调试gnuradio OOT c++代码