HDMI EDID详细解析cfl9270963062020-08-15 08:58:49...

作为实时音视频行业，我们对为什么不能零延迟推送视频提出很多理由，其中主要集中在网络容量或间歇性，扩展低延迟解决方案的成本，甚至局限性的现成处理器实时处理4K Ultra HD或高动态范围（HDR）内容方面。本文将从根本上分析涉及编解码器本身以及围绕可伸缩流视频出现的打包和分段问题。 文 / Tim Siglin译 / 屈健宁原文/ https://www.streamingme

芯片的pin 脚可以用作不同的功能，总结一句就是外设进行状态和数据交换。最常用的是作为GPIO，设置为输出模式时，通过高低电平来控制一些外围设置；// 如LED，屏的电源，背光的开关，功放的静音等等。 除了控制设置之外，还需要和外部设置传输数据。pin 作为GPIO 设置为IN时，是获取外设的高低来判断外设的状态，最常用的一些source 通道的detect，及一些wakeup 功能。pin 作为

使用MStar的TSUM系列的芯片，主要是用来驱动LVDS的屏。 在硬件设置无误的情况下（屏开关口、屏电压、PWM等），按照屏规格书上的参数配置屏参，就可以完成点屏了.大概分为几个步骤，确定屏供电电压，Panel时序设置，H/VTotal设置，Clock设置，H/VSync设置，Bi...

仅作参考，modulesim仿真通过，未做时序优化研究了两天的BT1120规范，以及CEA-861-D视频时序，找到了一些对应关系(见我另外一篇文章《视频时序与BT1120的关系》)。于是写了如下的verilog代码，可对接sii9134芯片的行场内嵌方式，其中sii9134配置C代码如下： void sii9134_i...

仅作参考，modulesim仿真通过，未做时序优化研究了两天的BT1120规范，以及CEA-861-D视频时序，找到了一些对应关系(见我另外一篇文章《视频时序与BT1120的关系》)。于是写了如下的verilog代码，可对接sii9134芯片的行场内嵌方式，其中sii9134配置C代码如下： void sii9134_i...

主要特点•四通道串行数字视频接收器，用于高清和3G视频监控以及HDcctv应用•四速率操作：270Mb / s，540Mb / s，1.485Gb / s和2.97Gb / s•支持HDcctv 1.0，HD-SDI（ST 292），3G-SDI（ST 424）和SD-SDI（ST 259）*所谓SDI，英文名字为SerialD...

干货！高速串行Serdes均衡之FFE2019-04-10 15:12来源:EETOP</div>原标题：干货！高速串行Serdes均衡之FFE...

Lattice FPGA开发环境在仿真时可以使用modelsim，相比于Diamond自带的Active-HDL仿真工具，具有更好的交互性以及更便捷的可操作性。与其他FPGA的开发环境一样，需要设置联合仿真环境。本文使用的环境为：Diamond 3.9 modelsim se 1...