如果 latency-insensitive false path 所在的时钟域传输包含 FIFO、总线同步器或其他跨域电路，且这些电路上存在 set_max_skew、set_max_delay 或 set_min_delay 等路径约束，那么 clock-to-clock 的 set_false_path 会覆盖这些约束。如果在独立功能块之间例化 hyperpipe_vlat，需要添加 fal