若是接三个CAN，就有三个终端电阻了。但起始要求是要两个的。有什么影响呢？由于不是用的120欧的双绞线，所以都是不匹配的。同样的收紧的力会更强，张开所需的力更大，功率会更大，3个还在可承受范围之内。

为了灵活调整每个采样点的位置，使采样点对齐数据位中心附近，CAN总线对每一个数据位的时长进行了更细的划分，分为同步段（SS）、传播时间段（PTS）、相位缓冲段1（PBS1）和相位缓冲段2（PBS2），每个段又由若干个最小时间单位（Tq）构成。注：SJW = 1~4Tq，SJW是补偿的最大限值，例如有2TQ的延迟，此时给SJW为3，则只会补偿给时序段两个，而不是SJW的3个。PBS1、PBS2（相位

图1.CAN简介高速CAN：用于短距离、高速低速CAN： 用于长距离、低速。

开环控制与闭环控制：开环：写出了代码，并且执行完之后，对它就不管不顾，对它当前的状态也不了解。输出东西给目标，同时获取它的反馈，控制器直到被控对象的执行状态，可以根据反馈修改输出值。误差：目标值—实际值PID输出值（最后一个）：Ki是Kp除以Ti，Kd是Kp乘Td。out（t）这三项分别叫做：P比例、I积分、D微分。Kp、Ki、Kd是每项的权重。三个K是在程序中直接给的，是PID调节参数重要调节的

STM32内部集成了硬件SPI收发电路，可以由硬件自动执行时钟生成、数据收发等功能，减轻CPU的负担可配置8位/16位数据帧、高位先行/低位先行时钟频率： fPCLK / (2, 4, 8, 16, 32, 64, 128, 256)支持多主机模型、主或从操作可精简为半双工/单工通信支持DMA兼容I2S协议STM32F103C8T6 硬件SPI资源：SPI1、SPI2。

注：上面有横线的都是低电平有效（1）和（2）描述的是存储器规划示意图，（2）被划分为若干个块“Block”，其中每一块再划分为若干个扇区（1）“Sector”。对于每个扇区又可以分为很多页“Page”。在（2）里面，以64KB为一个基本单元，分了128块（因为一共8MB)。在（1）里面，是对于块的更细的划分，以4KB为一份，分了16份。在写入数据时，还会有个更细的划分Page，256字节为一份。（

时钟生成起始终止条件生成应答位数据收发（本文内容只要掌握一主多从、7位地址的I2C。

/恢复缺损配置//初始化//结构体初始化//结构体，用来配置同步时钟输出的，包括时钟是不是要输出，时钟的极性相位等参数//使能//中断输出使能//开启USART到DMA的触发通道//发送数据//接收数据//获取标志位状态//清除标志位//获取中断状态//清除中断挂起位/*** 函 数：串口初始化* 参 数：无* 返 回 值：无*//*开启时钟*///开启USART1的时钟//开启GPIOA的时钟/

外设和存储器存储器和存储器存储器和存储器外设和存储器。

由于ADC是12位的，但是数据寄存器是16位的，所以就需要数据对齐。校准过程是固定的配置几条代码。