本文介绍了一种基于FPGA和STM32的波形解调与重构系统设计方案。系统通过高速ADC采样输入信号C，经FIFO缓冲后由FPGA串口发送至STM32进行FFT分析，识别出A、B两路波形的类型和频率。FPGA接收识别结果后，利用DDS模块重构信号并通过锁相环消除相位漂移。系统还实现了相位差可调功能，可通过按键设置A'和B'的相位差，并在数码管上显示。整个系统采用模块化设计，包含FIFO缓冲、串口通信

使用stm32f4的ADC采集输出的2fsk信号，然后通过dsp自带的fir低通滤波器滤除高频信号部分留下低频信号部分，使2fsk信号变成2ask信号，这时再让2ask信号取绝对值使其包络变为只有0，1两种电平，最后进行包络检波并判决便可将2ask信号转化为方波信号，通过ADC的采样频率与码元的传输速率进行对比便可将方波信号转化为接收到的数组，如果包头包尾正确便可读出数据点亮相应的LED灯。

使用stm32f4的ADC采集输出的2fsk信号，然后通过dsp自带的fir低通滤波器滤除高频信号部分留下低频信号部分，使2fsk信号变成2ask信号，这时再让2ask信号取绝对值使其包络变为只有0，1两种电平，最后进行包络检波并判决便可将2ask信号转化为方波信号，通过ADC的采样频率与码元的传输速率进行对比便可将方波信号转化为接收到的数组，如果包头包尾正确便可读出数据点亮相应的LED灯。