Xilinx中DDS IP的讲解与使用

一个早起的程序员

5831人浏览 · 2020-12-02 00:03:22

一个早起的程序员 · 2020-12-02 00:03:22 发布

一、DDS概念

DDS（Direct Digital Frequency Synthesizer）直接数字频率合成器本文主要介绍如何调用Xilinx的DDS IP核生成某一频率的Sin和Cos信号。

二、IP的定制及讲解

在这里插入图片描述

1、我们选择波形与相位同时存在的情况。
2、选择DDS IP输入的系统时钟频率，这里我们选择100MHz。
3、DDS通道的数目，我们这里选择一个。
4、整个IP配置的模式，我们这里选择标准模式即可。
5、参数选择的模式，我们这里选择系统参数，这个选择主要影响IP的定制界面所涉及到的参数。
6、频率的动态范围，主要和DDS内部RAM的数据位宽有关，计算方法是20log2n，其中n为RAM的位宽。
7、选择DDS的最小的频率分辨率。
在这里插入图片描述
1、相位增量我们选择固定
2、相位偏执我们也选择成固定，这两个参数可以动态控制输出的频率。
3、我们这里产生正弦波和余弦波
4、因为我们只考虑正弦波的频率，所以这里不再输出相位信息

输入我们需要DDS输出的频率，这里我们输入5MHz。其余选项，我们选择默认即可。点击确定
在这里插入图片描述

在这里插入图片描述

三、Testbench编写

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2020/12/01 23:08:37
// Design Name: 技术先生
// Module Name: sim
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//

module sim(

    );
    
wire        [7:0]       m_axis_data_tdata_0  ;
wire        [31:0]      m_axis_phase_tdata_0 ;
reg                     aclk            ;

initial begin
    aclk            =               1'b0;
end

always  #5      aclk            =           ~aclk;

design_1_wrapper design_1_wrapper_u0(
    .aclk_0                             (aclk                   ),
    .m_axis_data_tdata_0                (m_axis_data_tdata_0    ),
    .m_axis_phase_tdata_0               (m_axis_phase_tdata_0   )
);    

endmodule