论文解析——异构多芯粒神经网络加速器

数据链路层介于事务层和物理层，主要进行数据链路管理和辅助TLP报文的传输。

cache是小容量、高速缓冲存储器，由SRAM组成，速度几乎和CPU一样快。一般将cache和主存的存储空间都划分为若干大小相同的块

边缘端侧AI芯片专场

根据内存一致性模型，多核多线程的程序无约束执行的结果是不可确定的，因此为限制指令的执行顺序，便引入了特殊的存储器屏障指令（memory fence）。FENCE指令用于屏障“数据”存储器访问的执行顺序。如果在程序中添加一条FENCE指令，则该FENCE能够保证“在FENCE前所有指令的数据访存结果”必须比“在FENCE后所有指令数据访存结果”先被观测到，即FENCE前的访存指令必须比FENCE后的

芯片封装技术介绍

芯片封装技术介绍

STM32：逻辑错误：1、若要用引脚重映射，一定要把该引脚原来的功能DISABLE，不然永远都没有想要的结果。例如：将TIM4_CH1映射到PB4，PB4原功能是JRST，因此需要调用GPIO_PinRemapConfig(GPIO_PartialRemap_TIM3,ENABLE);//PB4 TIM3_CH1GPIO_PinRemapConfig(GPIO_Remap...

PCIe的设计可以分为controller和PHY，整体设计较为复杂，一般可向IP厂商定制设计，controller和PHY模块的接口是PIPE接口

xcelium是cadence的仿真工具，原型是incisive，对标synopsys的VCS