最近在centos上安装vcs真的是付出了很多时间，终于找到了适合的教程，自己也安装成功，现在把方法拿出来与大家分享。首先贴出自己参考的教程，讲解的非常全面，基本上没有坑。CentOS7安装VCS、Verdi、SCL_thompsonm的博客-CSDN博客https://blog.csdn.net/weixin_44692278/article/details/120247394这个教程上面的资源

一、典型AMBA系统AHB总线的强大之处在于它可以将微控制器CPU、高带宽的片上RAM、高带宽的外部存储器接口、DMA总线master、各种拥有AHB接口的控制器等连接起来构成一个独立的完成SOC系统，不仅如此，还可以通过AHB-APB桥来连接APB总线系统。AHB可以成为一个完成的SOC芯片的骨架二、AHB总线简介1、AHB总线组成完成的AHB总线由四个部分构成：AHB主设备Master：发起一

Verilog中inout端口的使用方法（本文中所有Verilog描述仅为展示inout端口的用法，实际描述则需要更丰富的功能描述）Inout端口的使用在芯片中为了管脚复用，很多管脚都是双向的，既可以输入也可以输出。在Verilog中即为inout型端口。Inout端口的实现是使用三态门，如FPGA中的管脚复用部分：三态门的第三个状态是高阻态Z。在实际电路中高阻态意味着响应的管脚悬空、断开。当三态

这周老李带大家补上一个CDC里常考的基础知识点：Reset信号如何同步。首先来复习一个更加基础的概念：同步reset和异步reset。同步reset(synchronous reset)是说，当reset信号为active的时候，寄存器在下一个时钟沿到来之后被复位，时钟沿到来之前寄存器还是保持其之前的值。异步reset(asynchronous reset)是说，当reset信号为active的时

我们在上一章芯片 芯片验证全视 中给出过芯片产品开发的流程图，而在描述中我们将开发流程分为了两条主线：芯片功能的细分不同人员的任务分配即是说不同人员需要在硅前的不同阶段实现和测试芯片的模块功能。如果我们从另外一个角度看，芯片的开发即是将抽象级别逐次降低的过程，从一开始的抽象自然语言描述到硬件的HDL语言描述再到最后的门级网表。而在我们已经介绍过RTL设计和门级网表以后，这里需要引入一个目前更高抽象