
简介
该用户还未填写简介
擅长的技术栈
未填写擅长的技术栈
可提供的服务
暂无可提供的服务
芯片中RS_FEC解码器(RX侧)的协议规范解析
本文详细解析了RS解码器的功能架构与错误处理机制,核心内容包括:解码流程通过提取消息符号实现纠错,支持两种PHY类型(纠错能力t=7或15)。系统提供纠错旁路模式以降低延迟,但需遵守特定PHY限制。错误指示机制通过同步头篡改(强制设为11)确保错误数据丢弃,并支持监控统计(8192码字窗口)。特殊设计包括:深度睡眠暂停监控、阈值K的容错冗余设计(CR4/KR4/SR4为417,KP4为6380),
到底了







