本文详细介绍使用立创EDA设计ESP32最小系统板的全流程：基于ESP32-WROOM-32模组，完成电源、复位、BOOT下载及USB转串口电路的原理图设计，合理布局PCB，优化电源走线与铺地，实现3D预览效果。通过自绘板子深入理解ESP32上电、复位与下载机制，提升硬件调试能力，后续将用于物联网项目开发。工程文件开源，助力学习实践。#ESP32 #立创EDA #PCB设计 #硬件开发

本文详细介绍使用立创EDA设计ESP32最小系统板的全流程：基于ESP32-WROOM-32模组，完成电源、复位、BOOT下载及USB转串口电路的原理图设计，合理布局PCB，优化电源走线与铺地，实现3D预览效果。通过自绘板子深入理解ESP32上电、复位与下载机制，提升硬件调试能力，后续将用于物联网项目开发。工程文件开源，助力学习实践。#ESP32 #立创EDA #PCB设计 #硬件开发

本文介绍了基于FPGA的7阶串行FIR低通滤波器设计与实现。采用直接型结构，系统时钟32MHz，采样率4MHz（32MHz/8阶）。设计流程包括：1）MATLAB设计巴特沃斯模拟滤波器（截止频率1MHz）；2）使用FilterDesigner工具生成8位量化窗函数系数；3）Verilog实现串行乘累加结构，通过移位寄存器处理数据流；4）仿真验证，输入为0.5MHz+1.8MHz混合信号，输出成功滤

FSM（有限状态机）是 FPGA 控制逻辑的核心，三段式独热码实现是 FPGA 最佳实践，Moore 型输出稳定、Mealy 型响应更快，需根据场景选择；LFSR（线性反馈移位寄存器）是高效的线性序列发生器，核心用于伪随机序列生成、数据校验，FPGA 实现仅需移位 + 异或，资源占用极低；线性序列机是 FPGA 设计中最基础也最核心的时序逻辑，从简单交通灯到复杂 CPU 流水线，均依赖其实现有序的

AI 与 FPGA 的结合已经在多个行业取得了成功应用，下面将介绍几个典型案例，展示 AI+FPGA 解决方案的具体应用和价值。1. 微软 Project Brainwave微软的 Project Brainwave 是一个在云和边缘进行实时 AI 推理的深度学习平台。该项目基于高性能 FPGA，通过软神经网络处理单元（NPU）加速深度神经网络（DNN）推理，应用于计算机视觉和自然语言处理等领域(

本文摘要： 本文详细介绍了三种信号分离方案的工程实现代码与原理分析。方案一采用纯FPGA FIR直接滤波，通过1024阶低通/高通滤波器分离固定频率信号；方案二基于FFT频域识别与锁相重构，实现自适应频率分离；方案三为FPGA+STM32异构方案，兼顾实时性与灵活性。全文包含完整可工程化代码（SystemVerilog/Verilog/C）、模块级设计细节、35道选择题与深度解析，覆盖定点数运算、

本文从基础 CNN 流程图出发，完整覆盖软件理论、FPGA 定点 Verilog 硬件工程、配套习题讲解，打通深度学习算法与数字硬件实现的鸿沟，适合 FPGA 图像识别、AI 加速器入门学习，代码可直接在 Xilinx Vivado/Intel Quartus 综合仿真验证。

摘要：本项目基于zynet工具链实现FPGA神经网络开发全流程自动化，解决传统开发中手写代码繁琐和软硬参数割裂问题。通过Python训练MNIST分类网络后，工具链自动完成权重定点量化、Verilog代码生成、Vivado工程创建等步骤，最终生成可直接上板的ZYNQ工程。方案包含五大自动化流程：1）Python训练生成权重；2）8bit定点量化转换；3）模板化生成分层RTL代码；4）自动创建含准确

最近项目需要从FPGA向STM32传输数据，选用SPI通信传输，传输数据为32位，。之前写了个stm32从机32位数据接收的，因个人能力不足没成功改成接收8位数据的代码，于是直接让从机接收32位数据，主机传8位数据，取第一组8位数据得了。具体SPI通信原理就不赘述了，网上很多大神有详细讲解过，此处只贴上自己项目关于SPI通信的代码作学习记录，给有需要的朋友参考。目的：fpga与stm32通过spi

本文详细介绍了基于Verilog的ADC128S022芯片SPI控制器设计与仿真验证。通过计数器驱动状态机的架构实现SPI模式0时序控制，包括通道配置、数据采集和并行输出功能。重点解决了仿真过程中的路径错误、数据截断、死循环等典型问题，并采用Python生成12位正弦波测试数据验证功能正确性。最终在Vivado环境下完成全流程开发，包括模块设计、Testbench搭建和波形验证，为FPGA数据采集