很久以前玩的OLED，现在整理一下。1 OLED模块介绍1.1 模块OLED：organic/polymer light emitting diode 高分子有机电激发光二极管OLED模块原理图：OLED模块结构图：市面上统一尺寸的配置和设计大差不差的，OLED生产商大部分都是中景园电子，官网可以下载OLED 显示屏裸屏的资料。以驱动芯片为SSD1306的屏为例：OLED 显示屏裸屏外观：驱动芯片

1 配置IP核【vivado PG学习】1 PG168：7 Series FPGAs Transceivers学习笔记中4.1 生成IP核介绍了如何生成IP核，包含每一页的详细配置选项的含义。以10G 64/66B为例，具体配置过程可以参考师兄大佬的博客xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps。这里再记录一下：1.1 Page1：GT Select

ESP32( IDF平台)+MAX30102 配合Pyqt上位机实现PPG波形显示与心率计算

目录1 IP核的配置1.1 Basic1.2 PCIe ID1.3 PCIe:BARs1.4 PCIe:MISC1.5 PCIe:DMA2 生成IP核的例程2.1 例程结构2.2 例程的仿真2.2.1 测试用例2.2.2 仿真过程2.2.3 Descriptor Bypass 模式2.4 测试任务3 仿真结果3.1 tx_usrapp:pci_exp_usrapp_tx中的初始化3.2 sampl

1 IP核说明结构：主要的接口：系统接口（SYS）。PCIe接口（PCI_EXP）。配置接口（CFG）。事务接口（AXI-Stream）。物理层控制与状态接口（PL）。该模块以数据包的形式与各模块进行通信。从发送到接收组件，携带信息（指的是用户的信息）的数据包在事务层以及数据链路层形成。在发送的过程中加了一些其他的必要的信息（各层处理数据包需要的信息）。在接收端，接收单元的每一层处理进入的包，剥离

@【PG054】7 Series Integrated Block for PCI Express IP核的学习中学习了7 Series Integrated Block for PCI Express IP核的一些基础知识，下面通过仿真进一步理解。1 工程建立只进行仿真设计，随便配置成Endpoint器件就行。1 page1：Basic2 page2: IDs3 page3: BARs4 pag

介绍：The 7 series FPGAs Transceivers Wizard LogiCORE™ IP 自动创建配置7系列fpga 收发器的HDL封装。向导可以配置一个或多个支持行业主流标准的高速串行收发器。或者从零开始支持各种自定义协议。功能：创建配置7系列fpga 收发器的HDL封装。自动对模拟设置进行配置。预定义了提供Aurora 8B/10B, Aurora 64B/66B, CEI

补发以下以前学习PCIe总结的知识。文章目录1 关于PCIe DMA IP核1.1 PCIe 基础1.2 PCIe相关IP核1 关于PCIe DMA IP核1.1 PCIe 基础PCI Express总线是为了取代PCI总线的第三代I/O技术，但是对于系统软件，PCIe是向前兼容PCI总线的，理解PCIe总线必须建立在深刻理解PCI总线的基础志上，这里由于我也是初学者，不深入展开。为了完成XDMA

目录1 概览1.1 应用1.2 不支持的功能2 产品规格2.1 性能2.1.1 最大频率2.1.2 延时2.1.3 吞吐量2.3 端口描述2.3.1 用户接口1. **顶层接口**2. **帧接口**3. **发送数据**4. **接收数据**5. 帧效率2.3.3 **Streaming接口**1. **发送与接收数据**2.3.2 时钟接口2.3.4 流控制接口2.3.5 状态、控制、传输接口

目录1 mpu6050 学习1.1 概述1.2 引脚1.3 关于中断信号1.4 I2C通信协议2 mpu6050驱动2.1 初始化配置2.2 获取数据2.3 测试工程3 预告1 mpu6050 学习1.1 概述MPU-60X0：具有嵌入式3轴MEMS陀螺仪、3轴MEMS加速度计和数字运动处理器（Digital Motion Processor，DMP）硬件加速器引擎，带有辅助I2C端口。三个16位