优秀(13-15分)：理论扎实，知识点无盲区，可清晰串联设计与EDA工具关联逻辑；优秀(13-15分)：代码功底扎实，可独立编写EDA自动化脚本、简易工具插件，无语法错误；优秀(3-4分)：可独立调试工具脚本、排查基础报错，完成自动化开发；在校项目、实训项目中具备完整的芯片设计、EDA工具应用、脚本开发、工具优化相关项目经历，流程完整、逻辑清晰。合格(2分)：有初步认知，细节不清晰；评分说明：90

管辖人数：无下属 核心工作：模块编码、文件解析（LEF/DEF/SPEF/Verilog）、单元测试、BUG 修复、小型功能迭代；跃迁要求：理解完整设计 Flow（综合→STA→PR→验证）、掌握 C++ 大型工程 + 算法基础、具备跨团队沟通能力 年薪总包：75W～115W。多条并行设计 EDA 产品线（前端仿真、综合、物理实现、形式验证等） 汇报对象：CEO、董事会，进入公司核心经营层 工作职

精通设计EDA全栈顶层架构，涵盖综合、时序、验证、布线、功耗、DFT核心技术底座，能精准判别技术路线真伪、技术壁垒高低、研发投入性价比。优秀(4-5分)：可精准甄别行业伪技术、落后架构，决策零偏差；精通设计EDA全栈顶层架构，涵盖综合、时序、验证、布线、功耗、DFT核心技术底座，能精准判别技术路线真伪、技术壁垒高低、研发投入性价比。优秀(4-5分)：可精准甄别行业伪技术、落后架构，决策零偏差；不合

初级封测 EDA 研发工程师（0–3y） ↓ 高级封测 EDA 研发工程师（3–7y） ↓ 技术组长 Tech Lead（7–10y，基层管理起点） ↓ 封测 EDA 研发经理（10–14y，多小组统筹） ↓ 封测 EDA 产品线技术总监（14–19y，全四级赛道统筹，关键分水岭） ↓ EDA 事业部研发 VP（19–24y，全 EDA 三大二级赛道管控） ↓ 半导体板块副 CTO（24–27y，

全盘掌控企业所有技术战略：存储器件 / 工艺 / 芯片 / 系统、研究院、知识产权、产业链技术合作、投融资技术背书、行业标准制定；Fab 技术副厂长（制程 / 研发总负责人，存储工艺出身标配） 统管全厂 PIE、TD、良率、失效分析、先进工艺研发，解决 3D NAND 层数、DRAM 微缩节点量产瓶颈。工序 PE→高级工程师→PIE/TD→模块组长→工艺 / TD 经理→Fab 技术副厂长→Fab

全盘掌控企业所有技术战略：存储器件 / 工艺 / 芯片 / 系统、研究院、知识产权、产业链技术合作、投融资技术背书、行业标准制定；Fab 技术副厂长（制程 / 研发总负责人，存储工艺出身标配） 统管全厂 PIE、TD、良率、失效分析、先进工艺研发，解决 3D NAND 层数、DRAM 微缩节点量产瓶颈。工序 PE→高级工程师→PIE/TD→模块组长→工艺 / TD 经理→Fab 技术副厂长→Fab

底层技术规范制定、整机总线架构设计、算力适配（MCU/MPU/FPGA）、安全架构、团队管理（5–15 人）、跨部门协作（机械 / 硬件 / 控制）。：整机软硬件架构设计、算力分配、实时链路打通、控制 + 嵌入式 + 感知算法协同、量产软件方案、成本 / 可维护性设计、技术战略规划。：定义公司 3 年软件技术路线、架构选型、跨部门技术评审、解决整机级技术瓶颈、带队 30 人以上研发线、主导产品从原

世界模型工程师→高级工程师→算法专家→模块负责人→研发经理→技术总监→研发 VP→。世界模型工程师→物理 AI 架构师→仿真平台负责人→研发总监→技术副总裁→。

多模态算法工程师 → 高级算法 → 算法专家 → 模块技术负责人 → 研发经理 → 技术总监 → 研发 VP →。多模态算法工程师 → AI 架构师 → 基础平台负责人 → 研发总监 → 技术副总裁 →。

技术广度：LLM/NLP/CV/ 多模态 / 具身智能 / MLOps/AI 基建全栈认知。核心：带 3–8 人小组，模块设计、任务拆解、Code Review。核心：技术 + 商业双驱动、投资人 / 董事会沟通、长期技术壁垒。年薪：80–150 万（头部 / 独角兽 120–200 万）核心：全栈技术架构、战略落地、算力 / 成本规划。核心：公司级技术战略、前沿布局、核心人才梯队。商业能力：懂业