写文章
- @bzh19940620
简介
该用户还未填写简介
擅长的技术栈
未填写擅长的技术栈
可提供的服务
暂无可提供的服务
VivadoAndTcl: read_verilog
介绍read_verilog命令
[verilog] 八位比较器
八位比较器module code:module compare_8bit(equal, a, b);input [7:0]a, b;output equal;reg equal;always @(a or b)if(a > b)equal = 1;elseequal = 0;endmodulealways块中必须要用reg型变量，所...
到底了