功率放大器非线性失真与DPD补偿技术

该系统被定义为执行基带数字信号自适应的设备功能块，从单个(或多个)MPEG传输流多路复用器(ISO/IEC 13818-1[1])的输出，或从单个(或多个)通用数据源的输出，到卫星信道特性。它应该提供输入流接口、输入流同步(可选)、空包删除(仅适用于ACM和传输流输入格式)、CRC-8编码用于接收端数据包级别的错误检测(仅适用于分组输入流)、输入流合并(仅适用于多输入流模式)和数据字段切片。在翻译

在FPGA开发设计中，我们可能会经历由于资源占用过高的情况，例如BRAM、LUT和URAM等关键资源利用率达到或超过80%，此时出现时序违例是常有的事，甚至由于拥塞导致布线失败，整个FPGA工程面临无法生成bit文件的危险。本文针对该问题，总结导致布线拥塞的主要原因及解决办法。