两个问题1. 为什么增加采样频率fs量化噪声PSD会降低？由于量化误差可以建模为样本与样本之间不相关，因此可以等效为频率范围[0,fs2][0, \frac{f_s}{2}][0,2fs​​]的“白”噪声，频率响应平坦。但由于量化噪声只与字长有关，在量化噪声功率PnP_{n}Pn​保持不变的情况下，fsf_sfs​增大，单边功率谱密度将会降低：PFD=2×PnfsPFD=2 \times \fra

（1）LVS Options->Supply下面的选项，若选择Abort LVS on power/ground net errors选项，则电源地短路时会中断LVS，此时不选这选项再Run LVS，这样LVS就不会中断且会报出电源地短路的地方，但是不选这个选项会Run很久，所以一般都会选择这个选项；若选择Abort LVS on Softchk errors选项，则有软连接时会中断LVS，此时不

作为基本仿真方法，transient noise是比较少用的工具，noise和pss&pnoise的噪声仿真方法更为常见。transient noise在非线性电路比如ADC、PLL等电路仿真中是有必要的。此篇博客以仿真TSMC65nm nch core管三种噪声类型（thermal noise, flick noise, gate induced noise）为例，分别比较了transient

有的时候我们在做Spectre trans瞬态仿真时，也许会遇到不收敛的情况，log上面print出来的time step越来越小，甚至可能是10e-18的级别，导致仿真无法结束，这是怎么回事呢？不收敛的原因在Cadence的官方文档Spectre® Classic Simulator, Spectre APS, Spectre X, and Spectre XPS User Guide中可以找到

引言在使用Cadence Virtuoso画电路的时候，快捷键可以提高我们的工作效率。但Virtuoso中只定义了一些常用的基本快捷键，有些时候我们在进行一些额外操作的时候也希望有快捷键，这时候就需要自定义快捷键了。举个例子，我们都知道schematic中快捷键9可以高亮Net，但是如何取消高亮呢？如果没有定义快捷键，就需要从菜单Create>>Probe>>Remove

SOICSOIC（Small Outline Integrated CircuitPackage），小外形集成电路封装，指外引线数不超过28条的小外形集成电路，一般有宽体和窄体两种封装形式。其中具有翼形短引线者称为SOL器件，具有J型短引线者称为SOJ器件。SOIC是表面贴装集成电路封装形式中的一种，它比同等的DIP封装减少约30-50%的空间，厚度方面减少约70%。与对应的DIP封装有相同的插脚

SOICSOIC（Small Outline Integrated CircuitPackage），小外形集成电路封装，指外引线数不超过28条的小外形集成电路，一般有宽体和窄体两种封装形式。其中具有翼形短引线者称为SOL器件，具有J型短引线者称为SOJ器件。SOIC是表面贴装集成电路封装形式中的一种，它比同等的DIP封装减少约30-50%的空间，厚度方面减少约70%。与对应的DIP封装有相同的插脚

安装在D盘，安装文件路径没有中文，用户名也不是中文，稳定文档也是默认路径，但是还是有这个对话框：而且很诡异的是我前一天晚上还可以用，好吧我也不知道出现了什么问题。然后准备下安装包重新装一个的时候突然想起……昨晚把这个安装路径的一个文件夹名称给改了，强迫症从HFSS–>HFSS17于是就出现了这个错误……所以下次装软件装完了之后不要随意改文件夹名不要随意改文件夹名不要随意改文件夹名！

今天用simulink搭了一个仿真图，但在最后保存的时候总是提示the model contains the characters that cannot be encoded with the model’s character encoding,‘GBK‘…上网查了下，大神们说要么是我的模块里有中文注释，要么是路径当中有中文，可是我的路径全是英文的，也没有半个字的注释。所以原因就不在此了。后

具体的问题来源电荷注入影响图（复位后积分器电压突变）电荷注入（charge-injection）是mos开关常见的一个问题，在这里简单的说一下：下图是电荷注入问题的示意，MOS管导通时在沟道区会存在沟道电荷，在导通或关断的瞬间，此电荷流入或流出MOS开关，因此会改变对应节点的电压，引入误差。一般在开关开启时，由于输出和输入相接，Vo跟随Vi，故电荷注入导致Vo的瞬时变化常可以忽略；而在开关断开时，