SOICSOIC（Small Outline Integrated CircuitPackage），小外形集成电路封装，指外引线数不超过28条的小外形集成电路，一般有宽体和窄体两种封装形式。其中具有翼形短引线者称为SOL器件，具有J型短引线者称为SOJ器件。SOIC是表面贴装集成电路封装形式中的一种，它比同等的DIP封装减少约30-50%的空间，厚度方面减少约70%。与对应的DIP封装有相同的插脚

具体的问题来源电荷注入影响图（复位后积分器电压突变）电荷注入（charge-injection）是mos开关常见的一个问题，在这里简单的说一下：下图是电荷注入问题的示意，MOS管导通时在沟道区会存在沟道电荷，在导通或关断的瞬间，此电荷流入或流出MOS开关，因此会改变对应节点的电压，引入误差。一般在开关开启时，由于输出和输入相接，Vo跟随Vi，故电荷注入导致Vo的瞬时变化常可以忽略；而在开关断开时，

testbench schematic如下：通过ADE设置dc，扫描参数a的范围、步进。通过点击Tools>Calculator>选择op后会自动跳回到schematic页面，这时需要点击变容管，如果你仿真的是MOS管作变容管则需要点击MOS管。并且出现如下的小窗口，下拉list选择cap即可。（注意如果没有点击变容管list下面就没有cap选项。）然后回到calculator界面，将

（1）LVS Options->Supply下面的选项，若选择Abort LVS on power/ground net errors选项，则电源地短路时会中断LVS，此时不选这选项再Run LVS，这样LVS就不会中断且会报出电源地短路的地方，但是不选这个选项会Run很久，所以一般都会选择这个选项；若选择Abort LVS on Softchk errors选项，则有软连接时会中断LVS，此时不

目录ADS安装ADS安装在这里呢，博主提供一个比较靠谱的安装破解教程链接~https://www.jb51.net/softjc/685817.html之所以推荐它是因为它真的有很多细节的地方都说清楚了。比如：那么这个eesof_license_tools的路径安排，在我第一次安装的时候没有注意就安装到了ADS2020的安装盘符之下了，导致安装失败。而且更尴尬的是这个路径好像只能初始...

熟悉示波器的朋友可能都会有过这样的困惑：输入阻抗有1MΩ和50Ω两种，我们到底该如何选择呢？传输线想要讲清楚50Ω的由来，我们需要先讲一下传输线。电信号实际上是以电磁波的形式在传输线中传播的。当传输线的尺寸不再远小于电磁波波长时，就不得不考虑这个“波”的特性了。下图是将一个窄脉冲施加到100m左右的终端短路的网线上时，示波器在信号源端测量到的图片。可以在其上明显看出有一个入射波和一个反射波。当入射

为什么CM2次谐波相位对齐了反而相噪性能变差了？A: 可能跟其他因素有关，比如幅值。什么是ISF函数？是VCO的噪声传输函数吗？冲击灵敏度函数，可以看作传输函数的时域表达VCO noise factor和其他RF模块noise factor之间的区别：归一化的参考标准不同Ref：E. Hegazi, H. Sjoland and A. A. Abidi, “A filtering techniqu

摘要我们都知道Matlab功能强大，是平时做科研做项目不可缺少的帮手。但是有的时候使用不熟练确实会走一些弯路，本贴用来记录一下今天在用Matlab求解数值解遇到的问题，概括来说，就是求解数值解的时候不要用solve函数，它是试图求符号解，非常慢，而且相当一部分方程本身没有符号解。尽管很多博客介绍solve函数的时候会提到也可以求数值解，如 vpasolve函数，但还是建议大家对Matlab求解函数

目录关注主极化和交叉极化关注主极化和交叉极化之前对这个概念一直不是很熟悉，前一阵子查了一些资料，大致整理如下：1、主极化方向是电场强度最大辐射方向，与参考源的场平行的场量称为共面极化或主极化2、一般的交叉极化是指与主极化正交的极化分量，即与主义化垂直的方向，交叉极化是我们不希望产生的极化。3、一般来说主极化与交叉极化相差越大越好；如果交叉极化相对主极化很小，那就可以直接用总的极化近似主极...

VerilogA学习 - VCO demo 合集代码片来源于The Designer’s Guide网站（https://designers-guide.org），主要包括了1. 输出为正弦波、不含jitter 2. 输出为方波，不含jitter 3. 输出为方波，jitter类型是 white accumulating jitter 4. 差分正交VCO，输出为方波，jitter类型是 whit