VerilogHDL程序设计与仿真作业4：——实现74HC151的8选1数据选择器功能以及用两片74HC151组成一个16选1数据选择器文章目录VerilogHDL程序设计与仿真作业4：——实现74HC151的8选1数据选择器功能以及用两片74HC151组成一个16选1数据选择器一、实验目的二、实现74HC151的8选1数据选择器功能1、设计思路2、实现代码3、测试代码4、仿真三、用两片74HC1

类MIPS单周期微处理器设计（单周期CPU）文章目录类MIPS单周期微处理器设计（单周期CPU）一、实验目的二、实验任务与要求1、设计思路1.1 整体设计1.2 子模块的设计1.3顶层模块的设计2、设计源代码及注释2.1 顶层模块mips2.2 算术逻辑单元ALU2.3 寄存器文件RegFile2.4 主控制译码MainCtr2.5 ALU控制信号译码ALUCtr3、 部分模块仿真及波形3.1 算

VerilogHDL程序设计与仿真作业2：——实现74X138和用74X138和74X139构成5-32线译码器文章目录VerilogHDL程序设计与仿真作业2：——实现74X138和用74X138和74X139构成5-32线译码器一、实验目的二、实现74X138的3-8线译码器功能1、设计思路2、实现代码3、测试代码4、仿真三、实现1/2 74X139的功能——2-4线译码器1、设计思路2、实现