一 ADC

  ADC，Analog-to-Digital Converter的缩写，指模/数转换器或者模数转换器。是指将连续变化的模拟信号转换为离散的数字信号的器件。真实世界的模拟信号，例如温度、压力、声音或者图像等，需要转换成更容易储存、处理和发射的数字形式。模/数转换器可以实现这个功能，在各种不同的产品中都可以找到它的身影。
  与之相对应的DAC，Digital-to-Analog Converter，它是ADC模数转换的逆向过程。

二 关于Gain与Offet

1 偏移与增益误差（Offset Gain Error）

  器件理想输出与实际输出之差定义为偏移误差，所有数字转换都存在这种误差。在实际中，偏移误差会使传递函数或模拟输入电压与对应数值输出存在一个固定的偏移。通常计算偏移误差方法是测量第一个数字转换或“零”转换的电压，并将它与理论零点电压相比较。增益误差是预估传递函数和实际斜率的差别，增益误差通常在模数转换器最末或最后一个传输代码转换点计算。
  为了找到零点与最后一个转换代码点以计算偏移和增益误差，可以采用多种测量方式，最常用的两种是代码平均法和电压抖动法。代码平均测量就是不断增大器件的输入电压，然后检测转换输出结果。每次增大输入电压都会得到一些转换代码，用这些代码的和算出一个平均值，测量产生这些平均转换代码的输入电压，计算出器件偏移和增益。电压抖动法和代码平均法类似，不同的是它采用了一个动态反馈回路控制器件输入电压，根据转换代码和预期代码的差对输入电压进行增减调整，直到两代码之间的差值为零，当预期转换代码接近输入电压或在转换点附近变化时，测量所施加的“抖动”电压平均值，计算偏移和增益。

2 Gain与Offset的真面目

  在讨论gain与offset的时候，必须要有一个认知，他们不是只有单一个点的数值，offset与gain，通常会反映在一连续的数值变化上。
  Gain与Offset说穿了对于数据而言，只是一个加减值（offset）与一个乘除值（gain）而已，在作量测与讯号处理的同时（放大、衰减等）我们希望经过处理后的讯号，保有一定的线性度，什么叫做线性？也就是希望所得到的连续数据是呈现一直线的情况，例如下图：蓝线

  蓝色的线是我们假定的标准值，也就是依照一定比例的递增趋线，此时offset与gain我们可以视为：offset = 0, gain = 1。但是经过实际的验证结果，我们可能会得到一个测试值，如上图棕色线，也就是测试数据所得到的趋线，很明显的可以发现，与我们所想要的结果不同，故透过图表来看，我们可以很清楚的知道offset与gain的关系，offset可以视为是一个基底存在的值，而gain指的也就是斜率的变化，当所测得的数据保有一定的线性度（没有很严重的失真），此时就可以做单一次的修正，就可以获得较小误差的修正值（如上图内表格所示）。
  测得实际量测数据后，我们可以透过简单的加减乘除来处理：(原始值+offset)×Gain = 修正后数据。
  但是当假设当量测的原始数据不是线性时，在处理上就会比较麻烦。

三 LSB和MSB

  LSB(Least Significant Bit)，最低有效位；MSB(Most Significant Bit)，最高有效位，若MSB = 1，则表示数据为负值，若MSB = 0，则表示数据为正。
  一个12位串行转换器，它会输出由1或0组成的12位数串。通常，转换器首先送出的是最高有效位(MSB)(即LSB+11)。有些转换器也会先送出LSB。在下面的讨论中，我们假设先送出的是MSB(如图所示)，然后依次送出MSB-1(即LSB+10)和MSB-2(即LSB+9)并依次类推。转换器最终送出MSB-11(即LSB)作为位串的末位。

  LSB这一术语有着特定的含义，它表示的是数字流中的最后一位，也表示组成满量程输入范围的最小单位。对于12位转换器来说，LSB的值相当于模拟信号满量程输入范围除以212或4，096的商。如果用真实的数字来表示的话，对于满量程输入范围为4.096V的情况，一个12位转换器对应的LSB大小为1mV。但是，将 LSB 定义为4096个可能编码中的一个编码对于我们的理解是有好处的。
  让我们回到开头的技术指标，并将其转换到满量程输入范围为4.096V的12位转换器中：
失调误差=±3LSB=±3mV，
增益误差=±5LSB=±5mV，
这些技术参数表明转换器转换过程引入的误差最大仅为8mV(或8个编
码)。这绝不是说误差发生在转换器输出位流的LSB、LSB-1、LSB-2、LSB-3、LSB-4、LSB-5、LSB-6和LSB-7八个位上，而是表示误差最大是一个LSB的八倍(或8mV)。
准确地说，转换器的传递函数可能造成在4，096个编码中丢失最多8个编码。丢失的只可能是最低端或最高端的编码。例如，误差为+8LSB((+3LSB 失调误差)+(+5LSB增益误差))的一个12位转换器可能输出的编码范围为0至4，088。丢失的编码为4088至4095。相对于满量程这一误差很小仅为其0.2%。与此相对，一个误差为-3LSB((-3LSB失调误差)(-5LSB增益误差))的12位转换器输出的编码范围为3至4，095。此时增益误差会造成精度下降，但不会使编码丢失。丢失的编码为0、1和2。这两个例子给出的都是最坏情况。在实际的转换器中，失调误差和增益误差很少会如此接近最大值。
在实际应用中，由于ADC失调或增益参数的改进而使性能提升的程度微不足道，甚至可以忽略。但是，对于那些将精度作为一项设计目标的设计人员来说，这种假设太过绝对。利用固件设计可以很容易地实现数字校准算法。但更重要的是，电路的前端放大/信号调理部分通常会产生比转换器本身更大的误差。
通过上面的讨论可以对本文开头提到的错误结论有一个更为全面而清晰的认识。事实上，上述的12位转换器的精度约为11.997位。采用微处理器或单片机可以利用简单的校准算法消除这种失调和增益误差，这对设计人员来说无疑是个好消息。
MSB指二进制中最高值的比特。在16比特的数字音频中，其第1个比特便对16bit的字的数值有最大的影响。例如，在十进制的15，389这一数字中，相当于万数那1行(1)的数字便对数值的影响最大。比较与之相反的“最低有效位”(LSB)。

四 stm32的VCC/VDD/VSS/VEE/VBAT/VREF的区别与联系

  先看一下stm32vet6的引脚图：

  电路设计以及PCB制作中，经常碰见电源符号：VCC、 VDD、VEE、VSS、VREF，他们具有什么样的关系那？
  VCC：C=circuit 表示电路的意思，即接入电路的电压；
  VDD：D=device 表示器件的意思，即器件内部的工作电压；
  VSS：S=series 表示公共连接的意思，通常指电路公共接地端电压；
  VEE：负电压供电；场效应管的源极(S)，或三极管的发射极(E)；
  VBAT：BAT=Battery 表示电池电压，链接电池正极；
  VREF：ref=reference 表示参考电压。

五 说明

  1、对于数字电路来说，VCC是电路的供电电压，VDD是芯片的工作电压(通常Vcc>Vdd)，VSS是接地点。例如，对于ARM单片机来说，其供电电压VCC一般为5V，一般经过稳压模块将其转换为单片机工作电压VDD = 3.3V。
  2、有些IC既有VDD引脚又有VCC引脚，说明这种器件自身带有电压转换功能。
  3、在场效应管(或COMS器件)中，VDD为漏极，VSS为源极，VDD和VSS指的是元件引脚，而不表示供电电压。
  但是，
  1，为什么要分5对VDD VSS出来？
  2，这5组VDD VSS分别负责哪些模块的供电？是分开的？还是都在一起的？
  这和芯片的设计有关系。一般VDD和VSS管脚均匀分布在芯片的四周的，是基于电源完整性的考虑，可以为芯片提供最好的电源质量，降低电源阻抗，保证高速数字电路可靠工作的手段。
  1、DSP内部有很多功能单元，这些单元都需要供电，采用多引脚供电可以就近获取电源，无需在内部穿越。
  2、不同单元之间，有时不希望电源互相影响，采用独立的电源引脚，可以避免这种影响。
  3、实际使用时，每个引脚不但要连接电源，还应在电源引脚附近加上退藕电容。
  其目的是当器件工作时，电流的变化会引起电源的电压微小波动，加上退藕电容后，这种波动就不容易传递到另外的电源引脚。
  关于VBAT：
  当使用电池或其他电源连接到VBAT脚上时，当VDD 断电时，可以保存备份寄存器的内容和维持RTC的功能。如果应用中没有使用外部电池，VBAT引脚应接到VDD引脚上。
  关于VREF：
  VREF是A/D的基准电压，是A/D测量电压的标准，VREF精度高，A/D转换精度才有保障。好比一把尺子，刻度不准，测量自然不准确。有的A/D芯片VREF可以直接由内部基准源提供，外电路就简单，有的可以外部输入更高精度的基准源。
  Vref就是指输入的模拟电压的最大值，用于比较输入电压，AD的输入的有效范围:0-Vref，如果是10bit ADC，Vref=5v，2^10(1024):5v，那么ADC的分辨率为5/1024=0.00488v。
  Vref为芯片的参考输出，VrefA为芯片的外部参考基准输入。把这两者连接，就是使用Vref作为VrefA的参考基准。
  Vref和AGND之间必须连接4.7uF和0.1uF的电容，其中0.1uF靠近芯片引脚，4.7uF在外侧，这样可以防止芯片数字噪声的串扰。
  为何要写这篇文档？
  百度上找出来的SPI接口中文描述都说的太过简略，没有一篇文档能够详尽的将SPI介绍清楚的。wikipedia英文版[注释1]中，SPI接口介绍的很好，但是毕竟是英文版，读起来终究不如母语舒服，所以我结合自己的工作经验，对其进行了汉化、整理。
  个人SPI接口相关经验：

1. 参与过国产某芯片SPI接口样品验证、SPI接口服务DEMO开发（C语言）。
2. 使用国产某芯片GPIO接口模拟SPI接口（C语言）。
3. 使用STM32芯片的SPI MASTER/SLAVE（C语言）。

一 SPI接口是什么？

  SPI ( Serial Peripheral Interface，串行外设接口）是一种同步、串行通讯接口规格，常用于短距离通讯，主要是在嵌入式系统中。此接口由Mototola公司推出，已成为一种事实标准（没有统一的协议规范，但是基于其广泛的使用，根据实际使用中大家通用的习惯形成了一个类似行规的标准）。
  SPI典型的应用场景包括SD卡（SD接口中包含SPI接口）和液晶显示。
  SPI是一种高速的，全双工，同步的通信总线。分为主（master）、从（slave）两种模式，一个SPI通讯系统需要包含一个（且只能是一个）maser（主设备），一个或多个slave（从设备）。
  SPI接口的读写操作，都是由master发起。当存在多个从设备时，通过各自的片选（slave select）信号进行管理。
  硬件开发人员设计、提供的SPI接口，其实只是一个数据读写通道 ，具体读写数据所代表的意义需要在应用中定义。不像SD接口那样，对于命令有着明确详细的定义。

二 SPI接口都包含哪些IO线？

  除了供电、接地两个模拟连接以外，SPI总线定义四组数字信号：

• 接口时钟SCLK（Serial Clock，也叫SCK、CLK），master输出至slave的通讯时钟。
• MOSI（ Master Output Slave Input，也叫SIMO、MTSR、DI、DIN、SI）自master输出至slave的数据线。
• MISO （Master Input Slave Output，也叫SOMI、MRST、DO、DOUT、SO）自slave输出至master的数据线。
• SS（Slave select，也叫nSS、CS、CSB、CSN、EN、nSS、STE、SYNC）SPI从设备是否被选中的，只有片选信号为预先规定的使能信号时（高电位或低电位），对此 SPI 从设备的操作才有效。

  注释：

• 两条数据线与SCLK的时序关系详见下文。
• SPI接口的片选信号一般都是低有效的，尽管有的地方命名为SS/CS而有的地方命名为nSS/nCS。（当然了，对于一个合格的硬件开发者，低电平有效的信号都应该在命名时加上个_n）

三 SPI接口如何连接？

  在master/slave上，都能找到SCLK/MISO/MOSI/SS四个接口。
  当只有一个maser、一个slave时，将master与slave上名字相同的4对接口两两互联，即可完成了接口的互联。如下图所示：

  注释：

• 某些芯片产品上，对SPI两条数据线的命名为SDO/SDI。此时需要将master的SDO连接到slave的SDI，将master的SDI连接到slave的SDO。
• 当系统中只有一个SLAVE时，且SLAVE的SS是低电平有效时，Slave的SS接口直接接地也不影响通讯。当然了，实际应用中，如果要考虑到功耗等因素，处理起来或许就不那么简单了，具体问题具体分析。
• 有的芯片SPI接口的SS信号，对电平敏感，通讯前确保SS是低电平就好；而有的SPI芯片的SS信号是下降沿敏感的。比如Maxim MAX1242 ADC，开始通讯前，需要SS信号有一个高→低的翻转。
• 多数SLAVE的MISO接口有三态输出（高电平、低电平、高阻），当SS无效时，它们的MISO信号输出高阻态（啥都没接的状态）。若SLAVE的MISO接口不支持高阻输出，则无法应用于多SLAVE的SPI系统。
    当存在一个master、多个slave时（注意，当master上有n个SS时，对应可以连接n个slave），连接方式如下图所示，注意SCLK/MOSI/MISO三个接口采取复用模式连接，不同SS单独连接对应的slave，SS信号绝不可复用：
  

四 SPI接口如何进行数据传输？

  SPI接口是一种典型的全双工接口，通过同步时钟SCLK的脉冲将数据一位位地传送。所以在开始通讯前，master首先要配置接口时钟（确定其通讯频率是SLAVE可以支持的，通常为数兆赫兹）。
  当MASTER片选一个SLAVE时，每向SLAVE发送一个周期的SCLK信号，都会有1bit的数据从MOSI发送至slave，与此同时，slave每收到一个周期的SCLK信号，都会从MISO向master发送1bit的数据。这种全双工通讯，是由硬件保证的（MASTER与HOST中各有一个移位寄存器作为收发数据的缓存）。
  SPI是一个很开放的接口，指令解析、帧大小、LSB/MSB(Least Significant Bit/Most Significant Bit)等规则并没有一个完善的定义，不同的SPI设备在这些方面的定义会有不同：
  不同于SD等接口的严谨的command定义，SPI接口的master与slave之间的命令、数据解析都可以自定义，只要保证master与slave之间采用相同的规则就好。
  不同SPI芯片，每次连续传输的数据量的大小（取决于MASTER、SLAVE中缓存最小的那个）常常不同。当一次连续通讯的的数据量超过帧的大小时，会出现数据丢失的现象。所以，每完成1帧的传输后，MASTER会停止接口时钟输出，master、slave读取、处理收到的数据，然后进行下一帧的传输。
  在SPI接口协议中，并没有中断的定义，但是实际应用中，我们可以使用接口中断提高接口通讯速度。比如SLAVE是负责数据数据加解密的，MASTER下发一组明文给SLAVE加密，如果此时有个SLAVE输出到MASTER的中断信号，那么MASTER可以清楚的知道何时SLAVE完成了数据处理并读出处理结果，不必通过查询一遍遍的等待结束。

五 SPI接口的变形

  以上我们讲的SPI接口，一个时钟周期可以进行全双工的1bit数据通讯。实际应用中，如果对于全双工的需求不高，而且期望提高通讯速度的话，SPI有两种常见变形可供选用：

1 两线模式的SPI

  CLK与SS信号保持不变，MOSI与MISO则变形为DATA_0与DATA_1。
  DATA_0与DATA_1是输入输出状态由MASTER配置的数据管脚：当MASTER打算向SLAVE中写数据时，处于输出状态；当MASTER打算从SLAVE读数据时，处于输入状态。

2 四线模式的SPI

  CLK与SS信号保持不变，MOSI与MISO删除，新增四条数据线DATA0~3。
  DATA0_~3是输入输出状态由MASTER配置的数据管脚：当MASTER打算向SLAVE中写数据时，处于输出状态；当MASTER打算从SLAVE读数据时，处于输入状态。
  这样一来，大大提高了单方向上数据传输的速度，但是增加了接口资源的开销。

六 SPI接口时序配置

  此部分参考crifan的博客。
  SPI的接口时序配置由两个参数决定：
  1、 CPOL，clock polarity，译作时钟极性。
  2、 CPHA，clock phase，译作时钟相位。
  CPOL具体说明：
  CPOL用于定义时钟信号在空闲状态下处于高电平还是低电平，为1代表高电平，0为低电平。
  知道这些就好，很简单的一个概念 。如果存在疑问，结合下面的时序图理解就好。
  CPHA具体说明：
  首先，在同步接口中，肯定存在一个接口时钟，用来同步采样接口上数据的。
  CPHA就是用来定义数据采样在第几个边沿的。为1代表第二个边沿采样，为0代表第一个边沿采样。
  以上两个参数，总共有四种组合：
  MODE 0: CPOL=0, CPHA=0 ，CLK限制状态为低电平，第一个边沿采样，所以是上升沿采样。
  MODE 1: CPOL=0, CPHA=1，CLK限制状态为低电平，第二个边沿采样，所以是下降沿采样。
  MODE 2: CPOL=1, CPHA=0 ，CLK限制状态为高电平，第一个边沿采样，所以是下降沿采样。
  MODE 3: CPOL=1, CPHA=1 ，CLK限制状态为高电平，第二个边沿采样，所以是上升沿采样。
  具体见下图。
  注意，假设是上升沿采样，那么MISO/MOSI就应该上升沿翻转，这样错开半个时钟周期以保证建立时间保持时间。
  忘了这个的建议去翻翻数电。

  由于SPI缺乏一个统一的规范，所以在时序描述上存在一定的差异性。CPOL与CPHA的定义，有些芯片DATASHEET中描述与通用的规则是相反的，所以选型时候一定要以DATASHEET中的时序图为准。
  另外，某些芯片上，关于SPI接口时序不使用CPOL/CPHA进行定义，而是使用CKP和CKE进行定义，在此不再详细解释这两个概念的意义（比较绕，这些参数看多了特容易混淆），建议直接参考时序图。
  关于SPI时序的说明，之前我参考了crifan的博客，其中还有个问题待解决：
  对于CPOL和CPHA这四种模式，不同的模式之间，相对来说有何优缺点，比如是否哪种模式更稳定，数据更不容易出错等等，还是不清楚。
  我这里给出我的思考结果：
  首先是CPOL的选择，我们从芯片设计角度开始谈这个问题。首先，如果寄存器赋值时没有特殊要求必须是下降沿触发赋值时，我们会选择上升沿触发，且时钟关闭时固定为低电平。这样一来，保证了时钟关闭时漏电最小（低电平下没有电压差，减小了漏电流IDDQ，同时上升沿触发也保证了来了时钟能够立刻采样信号，快速响应）。当然了，如果要求寄存器下降沿采样，那么时钟关闭时固定为高电平了。
  借用此思想，对于CPOL的选择，如果配置可以选择的话，我建议参考MASTER与SLAVE接口IO的配置参数。如果两边都是上拉，那么建议选择CPOL为1，这样一来，当我们配置CPOL时，不会在接口上制造出一个下降沿（单SLAVE的应用场景下，SLAVE的片选有时会直接连接GND，而此时MASTER本不想通讯但是传入了一个下降沿，SLAVE那边区分不出来这是不是有效通讯）；而且这样在IO上的漏电也能有效控制（没有电势差，没有电流）。如果一边上拉一边下拉，如果从功耗的角度考虑，建议选择下拉电阻更小（漏电流更大）的IO的上下拉配置进行CPOL赋值。
  关于CPHA的选择，我个人更倾向于使用CPHA配置为1的状态。此配置下，第一个时钟沿驱动数据数据输出，第二个时钟沿驱动数据采样，比较符合硬件上的使用习惯。
  当然了，这都是纸上谈兵，很多时候时序类型的选择还要结合芯片硬件条件、功能实现需求等问题考虑。
  注释1：维基百科上SPI接口的详细描述http://en.wikipedia.org/wiki/Serial_Peripheral_Interface_Bus

参考连接

什么是Gain offset：https://www.xuan.idv.tw/wordpress/?p=2525