1.设计思路

1.1确定设计指标

设计一个二级运算放大器，在《模拟CMOS集成电路分析与设计》中学到了，评价一个放大器的好坏，有多方面的指标，例如增益、带宽、功耗、转换速率等。在设计之前先确定了运放要达到的性能指标，方便设计各个器件的参数。具体参数如下表：

其中，电源电压为1.8V，运用180nm工艺。

1.2 确定电路结构

对于这样的增益要求及摆幅要求，可以采用第一级为五管OTA，第二级为共源级的两级运放，如图1-1所示，最左侧为偏置电路，中间为第一级放大器，提供高增益，第二级为共源级，提供大输出摆幅。

1.3 电路低频特性分析

对于上述结构的两级放大器，可以抽象出电路的小信号模型，如图1-2所示。

第一级放大器的跨导等于输入晶体管$M_{1,2}$的跨导，即$G_{m1}=g_{m1}=g_{m2}$，第一级输出电阻$R_1=\left(r_{o2}||r_{o4}\right)$，所以第一级低频增益为：
$$A_1=G_{m1}{R}_1=g_{m2}\left(r_{o2}||r_{o4}\right)$$第二级放大器的跨导等于输入晶体管$M_6$的跨导，即$G_{m2}=g_{m6}$，第二级输出电阻$R_2=\left(r_{o6}||r_{o7}\right)$，所以第二级低频增益为：$$A_2=-G_{m2}{R}_2=-g_{m6}\left(r_{o6}||r_{o7}\right)$$
两级运放总的低频增益为：
$$A_0=A_1{A}_2=-g_{m2}{g}_{m6}\left(r_{o2}||r_{o4}\right)\left(r_{o6}||r_{o7}\right)$$

1.4 电路频率特性分析

$C_1$代表输入节点对地的总电容，包括$M_2,M_4$漏极对各自栅极、对地的电容以及$M_6$栅极对源极的电容之和，即$$C_1=C_{DB2}+C_{DB4}+C_{GD2}+C_{GD4}+C_{GS6}$$
$C_2$代表输出节点对地的总电容，包括$M_6,M_7$, 漏极对各自栅极、对地的电容和负载电容之和，即$$C_2=C_{GD7}+C_{DB6}+C_{DB7}+C_L$$由于第一级与第二级各自提供的极点相距较近，不方便看作是单级点系统，从而不好控制稳定性，于是需要进行频率补偿，在两级输入输出之间跨接一个Miller补偿电容$C_C$，用于分裂两个极点，从而使系统稳定。
对图1-2电路列KCL方程，有：
$$\{\begin{array}{l}\text{(}{G}_{m1}{V}_{id}+\frac{{\text{V}}_{i2}}{R_1}+V_{i2}{C}_{1}s+\left(V_{i2}-V_o\right)C_{C}s=0\\ \text{(}{G}_{m2}{V}_{i2}+\frac{{\text{V}}_o}{R_2}+V_o{C}_{2}s+\left(V_o-V_{i2}\right)C_{C}s=0\end{array}$$解得：
$$\frac{V_o}{V_{id}}=\frac{G_{m1}\left(G_{m2}-s{C}_C\right)R_1{R}_2}{a{s}^2+bs+1}$$其中：
$$a=\left[C_1{C}_2+C_C\left(C_1+C_2\right)\right]R_1{R}_2$$$$b=C_1{R}_1+C_2{R}_2+C_C\left(G_{m2}{R}_1{R}_2+R_1+R_2\right)$$再利用主极点近似以及各参数相对大小关系，近似得出电路两个极点和一个零点：
$$\{\begin{array}{l}{\omega }_1=\frac{1}{g_{m6}{R}_1{R}_2{C}_C}\\ {\omega }_2=\frac{g_{m6}}{C_L}\\ {\omega }_z=\frac{g_{m6}}{C_C}\end{array}$$增益带宽积很容易得出为：
$$GBW=\frac{A_0{\omega }_1}{2\pi }=\frac{g_{m2}}{2\pi C_C}$$

1.5 频率补偿确定$C_C$

从上面分析可知，右半平面存在一个零点，为了让它在所关心的频率范围内没有影响，我令$w_z\ge 2\pi \cdot 10GBW$，可得$g_{m6}\ge 10g_{m2}$。
已知电路传输函数及零极点情况，可以得出输出与输入之间的相位关系：
$$\angle \frac{v_o}{v_{in}}=-\arctan \left(\frac{\omega }{{\omega }_z}\right)-\arctan \left(\frac{\omega }{{\omega }_1}\right)-\arctan \left(\frac{\omega }{{\omega }_2}\right)$$根据自动控制原理的知识，相位裕度是指增益降为0dB时的相位与相位下降180°的距离，使得系统稳定的相位裕度$PM\ge 45°$，但实际上45°是电路会出现幅度减弱ringing，还是不够稳定，所以一般选取PM在60~70°。
$$PM=180-\arctan \left(\frac{2\pi GBW}{{\omega }_z}\right)-\arctan \left(\frac{2\pi GBW}{{\omega }_1}\right)-\arctan \left(\frac{2\pi GBW}{{\omega }_2}\right)$$$$=180-\arctan \left(\frac{1}{10}\right)-\arctan \left(A_0\right)-\arctan \left(\frac{2\pi GBW}{{\omega }_2}\right)$$$$=180-5.71-90-\arctan \left(\frac{2\pi GBW}{{\omega }_2}\right)\ge 60$$可以得到：$C_C\ge 0.22C_L=440fF$，取$C_C=700fF$。

1.6 确定晶体管沟道长度

采用smic18mmrf工艺库，晶体管最小沟道长度为180nm，一般选择两倍以上最小长度，这里我选取L=500nm。

1.7 由转换速率确定电流

转换速率是指，当输入有一个相当大的阶跃信号时，输出能跟随变化的最快速度，这也从一方面衡量了电路的速度。
当输入端有一个大的正阶跃输入时，$M_2$截止，所有的电流都从$M_1$中流过，由于$M_3$的电流与$M_1$相等，并且被镜像到$M_4$，所以$M_4$的电流只能通过$C_C$流出，所以这种情况下，转换速率：
$$SR=\frac{I_{DS5}}{C_C}$$当输入端有一个大的负阶跃输入时，$M_1$截止，所有的电流都从$M_2$中流过，由于$M_3$的电流与$M_1$相等，并且被镜像到$M_4$，所以$M_2$的电流只能通过$M_6$驱动从$C_C$流入，而$M_6$需要同时驱动$C_L$，这种情况下，转换速率：
$$SR=\frac{I_{DS7}-I_{DS6}}{C_L}$$综上，需取最小值情况，但无法知晓哪种是最小值情况，所以两种都考虑进去，则有：
$$\{\begin{array}{l}SR=\frac{I_{DS5}}{C_C}\ge 20V/\mu s\\ SR=\frac{I_{DS7}-I_{DS5}}{C_L}\end{array}$$得到$I_{DS5}\ge 16\mu A$，取$I_{DS5}=20\mu A$，$I_{DS7}\ge 60\mu A$。

1.8 由GBW确定$M_{1,2}$尺寸

预期GBW大于30MHz，由$$GBW=\frac{g_{m1,2}}{2\pi C_C}$$得$g_{m1,2}\ge 150.79\mu$，取$g_{m1,2}=160\mu$。
已知 ，工艺参数可以在软件中仿真获取，如图1-3所示，进行DC仿真，获取相应沟道长度下得工艺参数。

这里${\mu }_n{C}_{ox}\approx 330\mu$、${\mu }_p{C}_{ox}\approx 60\mu$代入上式可以计算得出：$${\left(W/L\right)}_{1,2}\ge 3.9$$在实际电路中仿真发现，只有当${\left(W/L\right)}_{1,2}\ge 6$的时候，跨导才满足条件，所以这里选择${\left(W/L\right)}_{1,2}=6$。

1.9 由ICMR(+)确定$M_{3,4}$尺寸

共模输入电压最大值被$M_{3,4}$限制，由于是二极管连接，所以只$M_{3,4}$处于导通状态就一定是饱和的，所以$M_1$漏极电压为$V_{DD}-V_{GS3}$。
同时要保证$M_1$也稳定处于饱和状态，则共模输入最大值可以表示为$ICMR\left(+\right)=V_{DD}-V_{GS3}+V_{TH1}$。由平方律可得：$$V_{GS3}=\sqrt{\frac{2I_{DS3}}{{\mu }_p{C}_{ox}\left(W/L\right)}}+|V_{TH3}|$$于是又可以表示为：$$ICMR\left(+\right)=V_{DD}-\sqrt{\frac{2I_{DS3}}{{\mu }_p{C}_{ox}{\left(W/L\right)}_3}}-|V_{TH3}|+V_{TH1}$$分别让沟道长度为500nm的PMOS和NMOS工作在相应的电流下，其中PMOS没有体效应，源极连接电源，NMOS源极连接电流源，如图1-4所示，输入1.6V共模电平，并进行DC仿真，观察二者阈值电压，其中PMOS阈值电压约为443mV，NMOS阈值电压最大为650mV，最小为499mV。
代入上述条件计算有：$$1.6\le 1.8-\sqrt{\frac{20\mu }{60\mu \cdot {\left(W/L\right)}_3}}-0.443+0.499$$计算得出：$${\left(W/L\right)}_{3,4}\ge 5.33$$为了留有足够的裕度，选取${\left(W/L\right)}_{3,4}=10$。

1.10 由ICMR(-)确定$M_5$尺寸

共模输入电压最小值被$M_5$限制，由于$M_5$是作为电流源，所以$M_5$一定被偏置在导通状态，要保证$M_5$处于饱和状态只要偏置好$M_5$的漏极电压，漏极电压要大于一倍过驱动电压。$M_1$正常工作时，电压关系可以表示为：
$$ICMR\left(-\right)\ge V_{GS1}+V_{OD5}$$根据平方律，有：$$V_{GS1}=\sqrt{\frac{2I_D}{{\mu }_n{C}_{ox}{\left(W/L\right)}_1}}+V_{TH1}$$进一步有：$$0.75+V_{GS5}-V_{TH5}\le 0.8$$再由平方律得：$${\left(W/L\right)}_5\ge 48$$选取${\left(W/L\right)}_5=48$。

1.11 由PM确定$M_6$尺寸

在频率补偿时确定了$g_{m6}\ge 10g_{m2}$，先连接电路后进行仿真，如图1-5所示，发现$g_{m2}\approx 160\mu$、$g_{m4}\approx 105\mu$，所以必须要$g_{m6}\ge 1600\mu$。由于$M_6$与$M_4$的栅源电压相等，所以跨导之比即尺寸之比，所以${\left(W/L\right)}_6=15$，此时流过电流也为15倍。

1.12 由电流确定$M_7$尺寸

由于流过$M_6$的电流与$M_7$相等，$M_7$为电流源，所以$M_7$尺寸与$M_5$成正比，流过$M_5$的电流为$20\mu A$，流过$M_7$的电流为$10\mu A\cdot 15=150\mu A$，所以$M_7$的尺寸是$M_5$的7.5倍，即${\left(W/L\right)}_7=360$。

1.13 总结尺寸参数

至此，所有晶体管的参数就已设计完成，总结如下表1-2，其中偏置由一个 的电流源和一个NMOS组成的电流镜组成，电源电压为1.8V，所有MOS管的沟道长度为500nm。

2. 仿真测试及参数验证

经上述设计，最终原理图如图1-6所示，后续将以此基础进行各个参数指标的测试验证。

2.1 增益及频率特性

为了分别测试运放在0.8V和1.6V共模输入下的频率特性，输入相应的共模电压和1mV的交流信号，进行DC和AC仿真，绘制幅频和相频特性曲线。
在共模电平为1.6V时，其对应的增益及频率特性如图1-6所示，其低频增益大概在72dB左右，当增益下降到0dB左右时，其相位此时为60°左右，所以相位裕度满足60°，此时频率在30MHz，刚好满足GBW要求。

在共模电平为0.8V时，其对应的增益及频率特性如图1-7所示，其低频增益大概在76dB左右，当增益下降到0dB左右时，其相位此时为60°左右，所以相位裕度满足60°，此时频率在28.45MHz，接近GBW要求。

2.2 功耗

在上述仿真设置基础上，加上保存电源相关参数输出，在Tools->Results Browser中可以查看功耗相关信息，如图1-8所示，可以看到共模输入为0.8V时功耗大概是$314\mu W$，可以看到共模输入为1.6V时功耗大概是$333\mu W$，满足设计需求。

2.3 转换速率（SR）

将运放接为单位增益负反馈的形式，如图1-9所示，对正输入端输入阶跃脉冲，观察输出波形。

当输入正的阶跃信号时，输出会迅速跟随，如图1-10所示，计算斜率得出上升的$SR=30.5V/\mu s$。

当输入负的阶跃信号时，输出会迅速跟随，但比正的慢一点，如图1-11所示，计算斜率得出下降的$SR=23.3V/\mu s$。

2.4 共模抑制比（CMRR）

共模抑制比是指差模增益与共模增益的比值，差模增益由上面已经得出，共模增益测试电路如图1-12所示。

在ADE仿真器中，利用计算器功能，将差模增益GAIN除以共模增益CMGAIN，输出波形，如图1-13所示，在低频时，差模增益为77.17dB，共模增益为-1.66dB，共模抑制比（CMRR）为78.83dB。

3. 设计总结

至此，二级运放就设计的差不多了，还有版图及后仿没有进行，大部分关心的参数也都测试出来了，汇总如下表1-3：