目录1、简介2、端口说明(Ports)3、状态机(FSM)4、传输时序(Timing)4.1、Write4.1.1、Write transfer with no wait states4.1.2、Write transfer with wait states4.2、Read4.2.1、Read transfer with no wait states4.2....

基于 BLE 5.1 协议 Core Spec。目录0、DATA CHANNEL PDU0.1、Header1、LL DATA PDU2、LL Control PDU2.1、LL_CHANNEL_MAP_IND连接态的数据包我们统称为 Data Channel PDU ，与 Advertising Channel PDU 不同，Data Channel PDU...

基于 BLE 5.1 协议 Core Spec目录1、参数2、Passive Scanning3、Active Scanning4、Sync Periodic Advertisements5、小结在之前的章节中了解到了和 Scan 相关的 packets 组成：BLE（6）—— 扫描态数据包组成（Scanning Packets PDUs）同时也了解...

基于 BLE 5.1 协议 Core Spec。BLE 在空中进行数据传送，在 Spec 中称之为 Air Interface packets，俗称空口包。既然是数据包，就一定要遵循一定的数据格式，本章来分析空口数据包的最基本的组成格式。早在 BLE 4.2 的时代，仅仅支持 1M 的 symbol rate，随着蓝牙标准的发展，BLE 5.0 不仅仅支持了 1M PHY，同时引入了 2M...

基于 BLE 5.1 协议 Core Spec。目录啰嗦几句1、ADV 广播包组成1.1、ADVPDU Header1.1.1、ADVPDU Header PDU Type2、ADV 的各种 PDU2.1、Legacy ADV PDUs2.1.1、ADV_IND2.1.2、ADV_DIRECT_IND2.1.3、ADV_NONCONN_IND2.1....

传统的嵌入式集成电路应用级芯片常见的 DSP，ARM，PowerPC，MIPS，FPGA 等，FPGA 有灵活性好，资源丰富，可反复编程（Programmable）速度快（并行）的优势。在以往的应用中，常有场景需要使用 ARM 作为主控，通过 ARM 的外设并行 RAM 类总线外挂 FPGA ，使用 FPGA 来做高速的数据采集或者运算的架构，在通信，医疗电子等等行业，这都屡见不鲜；XILI...

目录0、绪论0.1、半加器0.2、全加器1、XILINX CARRY40、绪论在聊进位逻辑之前，先准备一些预备知识关于加法器（半加器和全加器）电路；0.1、半加器半加器（half adder）的功能是将两个一位二进制数相加。它具有两个输入和两个输出，两个输入分别为 A、B，代表着等待相加的两个数，输出为 Sum、Carry；Sum代表加的结果，Carry 代...

冗余信息指的是一帧或者多帧之间的多余信息，比如，一帧图片内的信息，很多都是蓝色，那么是否可以考虑用一个蓝色就来编码其他部分的内容信息呢？比如一个码流，有连续 N 帧的内容都是静止或者变化不多的，那这之间的每帧信息都有大量的重复冗余信息；

目录1. 简介1.1 AHB总线的架构1.2 AHB基本特性2. AHB总线的组成3. 信号描述3.1AHB Slave接口3.2AHB Master 接口3.3AHB Arbiter 接口3.4AHB Decoder 接口4. 总线操作5. 基本传输5.1 没有等待状态的单次传输（Single Transfer）5.2 Slave插入...

目录0、绪论0.1、半加器0.2、全加器1、XILINX CARRY40、绪论在聊进位逻辑之前，先准备一些预备知识关于加法器（半加器和全加器）电路；0.1、半加器半加器（half adder）的功能是将两个一位二进制数相加。它具有两个输入和两个输出，两个输入分别为 A、B，代表着等待相加的两个数，输出为 Sum、Carry；Sum代表加的结果，Carry 代...