Vim Syntax Plugin for Verilog and SystemVeriloghttps://github.com/vhda/verilog_systemverilog.vimhttps://stackoverflow.com/questions/27498221/vim-highlight-matching-begin-endusing matchit. This s...

.vimrc设置 vim模板https://mck.baidu.com/v8957430-229427-1609596.html

1、在verilog中有时会用signed修饰符来修饰定义的数据，运算的时候也会用$signed（）任务来强制转换数据，那么signed的修饰是为什么呢，是为了区分有符号数和无符号数的加法和乘法吗？其实不是的，因为有符号数和无符号数据的加法强结果和乘法器结构是一样的，signed的真正作用是决定如何对操作数扩位的问题。2、verilog中的加法和乘法操作前，会先对操作数据扩位成结果相同的...