FPGA主要调用selectio IP核进行LVDS实现，传输速率选择DDR格式，难点主要在于把图像数据RGB格式或是YUV格式数据转换为RAW格式送到LVDS的IP核里面；FPGA器件型号为xilinx 7系列，与FPGA进行图像传输的器件为海思3559A器件；MIPI LVDS RAW10格式。

这个错误主要原因是软件和FPGA的MIPI配置没有一致导致的；比如图像分辨率行、宽、帧率、消隐器，Lane线速率等；这个问题主要是软件那边丢帧导致的；

AES加解密算法，verilog，支持key128 192 256，流水线处理

UDP传输，verilog实现，万兆网，xilinx FPGA

xilinx FPGA解码SDI视频和音频过程中，音频解码出来数据全为0的问题解决