本文介绍了基于XC7Z100芯片的AXI-CDMA IP核功能测试过程。通过Vivado工程搭建了包含AXI-DMA读写模块和MIG IP的测试平台，采用Simple DMA模式进行数据传输验证。文章详细说明了CDMA IP的关键配置参数，包括工作模式选择、4KB边界检查、非对齐传输等设置对性能的影响。测试中通过VIO控制模块完成了从DDR地址0x10C200到0x20C400的1024字节数据搬

首先，我们假设一下，在上面图2中，我们作为FPGA这一侧，我们想把外部AD芯片的IQ数据完整读取过来，我们应该怎么做，我觉得你应该会想到：首先我得知道什么时候，AD芯片会传数据过来，其次我得知道数据线上传过来的是啥数据，最后我得知道这些数据是怎么排列的，我要怎么去发数据......，如果你是这么想的，那么恭喜你，你已经初步知道JESD204B的链路建立的规则了.......（猝不及防的惊喜，略带怀