我使用FWFT FIFO作为读端口的接口，但是在使用安路的EG4系列FPGA时，开发工具TD（TangDanasty）只提供了标准FIFO，没有FWFT FIFO选项。为了解决这个问题，我设计了一个名为standardFIFO2FWFTFIFO.v的模块，可以将标准FIFO的读端口转换为FWFT FIFO的读端口，以确保模块逻辑正常工作。

串口通信简介——发展历史与基本概念，包括RS232，RS422，RS485与Uart。

通信和通讯是一个意思，网上多有两词混用的，没什么区分的必要，都指的是数据/信息的传输。本文使用通信一词。

一. 简介Verilator是一种Verilog/SystemVerilog仿真器，可用于编译代码以及代码在线检查。Verilato和rIverilog都号称是全球第四大HDL仿真器，两者都是开源免费工具，功能也类似。更多信息可参考：Verilator官网Verilator-GithubVerilator-码云（此仓库是为了提升国内下载速度的镜像仓库，每日同步一次。 原始仓库： https://g

总结了现在比较流行的电子元器件商城与数据手册下载网站，帮助硬件工程师在设计电路时获取元器件库存、价格、交期与数据手册等信息。

前面已经详细介绍了AXI4和AXI4-Lite协议，光说不练假把式，要用起来才能知道理解对不对，今天就用AXI4-Lite协议来读写BRAM，看一下协议的读写过程与时序关系。一. 建立工程使用Vivado 2018.3，Create Project -> 一路next -> 选择芯片型号xc7z020clg484-2 -> next -> finish，等待工程创建完成。二

我的实用小软件集

本文将介绍一款名为 Clang-format 的代码格式化工具，并详细讲解如何在 Keil MDK5 中使用 Clang-format 插件进行代码格式化，同时展示 Clang-format 对代码的格式化效果。如果您是一名 C/C++ 程序员，本文对您的日常开发工作会有所帮助。

本文介绍了ZYNQ7000芯片中GPIO的基本概念，分组、功能、控制寄存器、中断设置以及如何在Vitis中配置GPIO。

Python自编函数实现进制转换，包含补码