一、分布式RAM(Distributed RAM)SLICEM中的函数发生器添加一个据输入端口和使能就将 其拓展成一个分布式 RAM。分布式 。分布式 RAM的资源可以在 SLICE中配置， 中配置。RAM的主要特点。二、SLICEM中配置RAM元素可实现以下配置，使用分布式RAM需要注意的地方，分布式RAM配置包括：三、以RAM128X1D 为例（128位的 1位输出的随机存储器）三、Xilin

一、分布式RAM(Distributed RAM)SLICEM中的函数发生器添加一个据输入端口和使能就将 其拓展成一个分布式 RAM。分布式 。分布式 RAM的资源可以在 SLICE中配置， 中配置。RAM的主要特点。二、SLICEM中配置RAM元素可实现以下配置，使用分布式RAM需要注意的地方，分布式RAM配置包括：三、以RAM128X1D 为例（128位的 1位输出的随机存储器）三、Xilin

SOC RTC时钟——为什么实时时钟的晶振都是32.768KHZ呢？0. 实时时钟（RTC,Real Time Clock）实时时钟的缩写是RTC(Real_Time Clock)。RTC 是集成电路，通常称为时钟芯片1. 晶振晶振一般叫做晶体谐振器，是一种机电器件，晶振是石英振荡器的简称，英文名为Crystal是用电损耗很小的石英晶体经精密切割磨削并镀上电极焊上引线做成。晶振的作用：提供基准频率

数字电路基础知识——乘法器的设计（二）（ 串行、流水线乘法器）前面一节关于乘法器的具体实现方式有很多种方法，均有各自的优缺点。本节将再介绍一下两种乘法器的设计，分别用Verilog语言实现串行和流水线乘法器。一、串行乘法器两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。二、流水线乘法器4位流水线乘法器的实现

数字电路基础知识——组合逻辑电路（译码器、数据选择器）数字电路中有很多基本常用的组合逻辑电路，如编码器、译码器、数据选择器、加法器、比较器。本次主要介绍译码器、数据选择器。并用Verilog语言设计简单的组合逻辑电路。一、译码器使用Verilog语言设计一个简单的组合逻辑电路（2-4译码器）设计BCD译码器，输入0~9。采用Verilog描述并画出门级电路图。（4线-10线译码器）

FPGA基础入门篇（九）使用 Verilog 实现 LED 呼吸灯效果呼吸灯为常见的数字IC设计案例，也比较简单，主要是关于呼吸灯的原理需要理解。常见的应用在手机的呼吸灯，这里我们采用硬件描述语言来实现LED呼吸灯的效果，即在1s内，LED灯由暗逐渐变亮，再1s内再由亮逐渐变暗。一、设计原理呼吸灯设计原理归结为对于分频和占空比的应用，就是先分频，然后再设置占空比的设计。占空比也就是控制LED...

数字IC设计-FPGA——用Verilog实现串并转换一、串转并转换模块1. 利用移位寄存器2. 利用计数器input clk, rst_n, data_i;output [7:0] data_o;module Deserialize(inputclk,inputrst_n,inputdata_i,outputreg [7:0] data_o);二、并转串转换模块

数字电路基础知识—— IO外设之GPIO介绍一、GPIO 原理GPIO，英文全称为General-Purpose IO ports，也就是通用IO口。两个寄存器，即 通用IO控制寄存器与通用IO数据寄存器。二、GPIO相关的寄存器三、zynq GPIO 结构

Linux Sentaurus 虚拟机使用方法

在数字逻辑设计中，本节介绍绝对值运算函数如何用Verilog硬件描述语言来实现，本质上是补码的问题。而取对数问题，可以归结为移位寄存器的问题。最后介绍一下取整函数的实现。一、用Verilog硬件描述语言来实现 取绝对值函数算法思路：function [7:0]abs;input [8:0] data_in;if(data_in[8]) abs=1+(~data[7:0]);else二、取对数函数（