跨时钟域（Clock Domain Crossing，CDC）是数字 IC 设计中最容易出错的环节之一。本文从亚稳态的物理本质出发，系统梳理单比特与多比特 CDC 的所有主流解决方案，给出经过整理的 Verilog 实现与 Testbench，并附上方法选型决策树，帮助读者在工程实践中快速做出正确判断。