时钟网络时钟网络，用于将时钟的输出接到各个LAB、M9K、嵌入式乘法器等，相当于公路，连接各个城镇。Cyclone IV GX 器件提供了多达 12 个专用时钟管脚 (CLK[15…4])，以用于驱动全局时钟 (GCLKs)。Cyclone IV GX 器件的每一侧 ( 左侧除外 ) 支持四个专用时钟管脚，这些时钟管脚能够驱动高达 30 个 GCLK。Cyclone IV E 器件提供了多达 15

目录一、以太网二、网络模型三、以太网数据包格式以太网帧格式三、TCP/IP协议簇1、IP协议2、UDP协议因为没有做过以太网的项目，也没有进行过以太网通信测试，本片博客仅仅是对以太网协议极小一部分的学习了解。如有不当之处，还请指正。一、以太网以太网是一种产生较早，使用相当广泛的局域网技术，局域网就是一个区域的网络互联，可以使办公室也可以是学校等等，大小规模不一。最初是由Xerox（施乐）公司创建（

1、CMOS反相器（非门）其中T1为P沟道增强型MOS管，其中T2为N沟道增强型MOS管2、CMOS与非/或非门3、漏极开路输出门电路（OD门）OD门输出电路是一个漏极开路的N沟道增强型MOS管TNOD门符号中，菱形下方的横线表示输出低电平时为低输出电阻OD门工作时，必须将输出端经上拉电阻接到电源上，而两个OD门可以构成线与电路4、CMOS传输门CMOS传输门用于将电压取倒数5、CMOS异或门6、

1、M9K

目录一、ZYNQ二、ZYNQ内部结构图1、PS端结构2、PL端结构3、PL和PS接口一、ZYNQZYNQ组合了一个双核 ARM Cortex-A9 处理器 和 一个现场可编程门阵列（FPGA）。ZYNQ分为PL（programmable logic，可编程逻辑）端和PS（processor system，处理系统）端，ZYNQ启动总是先启动PS端，然后再配置PL端，可以将其理解为是一个嵌入式处理器

1、M9K

嵌入式乘法器

目录一、以太网二、网络模型三、以太网数据包格式以太网帧格式三、TCP/IP协议簇1、IP协议2、UDP协议因为没有做过以太网的项目，也没有进行过以太网通信测试，本片博客仅仅是对以太网协议极小一部分的学习了解。如有不当之处，还请指正。一、以太网以太网是一种产生较早，使用相当广泛的局域网技术，局域网就是一个区域的网络互联，可以使办公室也可以是学校等等，大小规模不一。最初是由Xerox（施乐）公司创建（

在上篇文章，介绍了串行进位加法器：数字电子技术基础（七）：加法器这种加法器在运算过程中，所花费的时间比较长。假设4位串行进位加法器，一共需要4个1位全加器。如上图，s1的进位输入是s0的进位输出，相当于是等到第一个加法器运算完成，第二个加法器才开始工作，等到第二个加法器运算完成，第三个加法器才开始运算，一直等到第四个加法器运算完成。假设每个加法器运算需要的时间为a，则s0的输出需要a；s1的输出需

目录突发数据长度（Burst Length）常见FIFO深度计算情况一、写时钟 > 读时钟（写比读快）1、读写都没有空闲周期2、读写有空闲周期二、写时钟 = 读时钟（写读一样快）1、读写没有空闲周期，且相位相等2、读写没有空闲周期，相位不等3、读写有空闲周期，无相位差三、写时钟 < 读时钟（读比写快）1、读写没有空闲周期3、读写有空闲周期四、最坏情况（背靠背）1、背靠背2、背靠背计算四