面试基本信息准备暑期实习之前看了看要准备的东西在这里记录一下，大多数是网上搜集的资料。首先是中英文的自我介绍（毕竟还是想去外企的，都准备一下）手撕题目状态机奇偶分频python和C的基本逻辑运算Tcl基本命令先看书，了解，带着问题去实现项目，uvm实战看一遍。前端验证时序设计的本质就是满足每一个触发器的建立/保持时间。SystemVerilog总结SystemVerilog：由Verilog发展而

面试基本信息准备暑期实习之前看了看要准备的东西在这里记录一下，大多数是网上搜集的资料。首先是中英文的自我介绍（毕竟还是想去外企的，都准备一下）手撕题目状态机奇偶分频python和C的基本逻辑运算Tcl基本命令先看书，了解，带着问题去实现项目，uvm实战看一遍。前端验证时序设计的本质就是满足每一个触发器的建立/保持时间。SystemVerilog总结SystemVerilog：由Verilog发展而

WSL2安装带有Tabnine自动补全功能的Vim前言想在WSL2下写bug，但是Vim没补全，尝试了pydiction，不好用，连pytorch的语法都补全不了。（纯纯的five）想起来Vscode上一直在用Tabnine，其使用机器学习来进行语法补全的功能深得我心，我就在想能不能在Vim上弄个Tabnine插件帮助我写bug。先上结果：官方文档写的不是很完善，折腾了半天，最后还是配置好了。整理