【代码】Linux Shell——用awk计算相邻两行相减。

第一种方法：set fp [open grade.txt r]while {[gets $fp line]!=-1} {puts $line}第二种方法：set fp [open grade.txt r]while {![eof $fp]} {gets $fp lineputs $line}

转载来源：低功耗设计基础：Power Gating详解Power switch cell相当于一般电路中的开关，所不同的是，它们并不是由强电电路中的接触开关来实现连接和断开，而是依然通过CMOS电路构造来实现的。但是我们知道，一个MOS管所能通过的电流极其有限，而当需要关断一个或者多个模块的时候，所需要的电流值应该相对很大。因此power switch cell在使用的时候必然是大量cell协同工

1.如何导入和导出版图gds文件？导入：选择要导入的gds文件以及导入的library，按“OK”即可。导出：选择版图文件导出到哪个文件夹，版图所在的library，以及cell的名字。之后点击“Output File”栏方框，会自动弹出要导出的版图名称，可修改，点击“OK”即可完成GDS版图文件的导出。2.如何在版图中只显示一层或多层金...

转载来源：http://www.52-ic.com/?p=244当信号从低压Domain传输到高压Domain时，PMOS管栅极处的较低电压可能会导致栅极不完全关断，从而导致异常的泄漏电流。因此，当信号在跨电压域传输时，需要加Level shift cell。比如当信号从AON block传输到PD1时，需要加Level shifter。当信号从PD1传输到PD2时，由于PD1是power gat

转载来源：低功耗设计基础：Clock Gating后端Timing基础概念之：为何ICG容易出现setup violation？为了节约动态功耗，最初有个十分简单的想法：在芯片实际工作过程中，有些信号或者功能并不需要一直开启，那么就可以在它门不用的时候将其时钟信号关闭。这样一来信号不再翻转，从而能够有效减少动态功耗，这就是Clock Gating。那么Clock Gating是如何被加入到desi

isolation cell是shutdown模块和always on模块之间的接口。

VIA pillar/ladder原文链接：介绍一下芯片的VIA pillarVia pillar，又可以叫Via ladder。貌似Cadence家喜欢叫pillar，synopsis喜欢叫ladder，我也不知道它们为啥不能统一一下名称。这应该是这两年新出的概念，主要应用在5nm及以下先进工艺制程中。我就以我个人的理解稍微介绍一下这种技术。Pillar，柱子，ladder，梯子。它指的是这样一

这个命令感觉还是很有用的，选中一个或多个对象后，执行命令，之后将鼠标移动到想要放置的位置，点击鼠标就能把选中的对象移动到这里。

sed 's/$/&,/g' a.txt > b.txt #在每一行后面加上逗号参考：用sed命令在文本的行尾或行首添加字符