右键 ip ，generate output products，得到 xxxxstub.v 文件，stub文件里只包含模块的端口声明，没有任何内部逻辑实现。是标准化格式，任何支持 EDIF 的工具都能读写。在vivado里新建一个post-synthesis工程，将.vm文件和testbench导入，就可以正常仿真，仿真前需要指定顶层为testbench中的模块。如果仿真时又遇到没有“top”的报