写文章
- @CHUXUEZHE5872
简介
该用户还未填写简介
擅长的技术栈
未填写擅长的技术栈
可提供的服务
暂无可提供的服务
【Verilog HDL 入门教程】 —— 学长带你学Verilog（基础篇）
Verilog HDL（Hardware Description Language）是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。现实生活中多用于专用集成电路（Application Specific Integrated Circuit，ASIC）和现场可编程门阵列（Field Programmabl Gate Array，FPGA）的实现。该篇主要讲述Veri
【深入浅出 FPGA】同步复位、异步复位以及异步复位同步释放
异步复位同步释放在复位信号到来时不受时钟信号的同步，而复位信号释放时受时钟信号的同步。为消除亚稳态，在复位信号释放时，利用两个统一时钟沿的层叠寄存器（打两拍），将复位信号同步化：同步复位只有在时钟触发沿来到是，复位信号才有效。复位信号超过一个时钟周期，才可保证复位成功；异步复位只要复位信号有效则系统立即复位，但复位信号释放时易产生亚稳态。
【Verilog HDL 入门教程】 —— 学长带你学Verilog（基础篇）
Verilog HDL（Hardware Description Language）是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。现实生活中多用于专用集成电路（Application Specific Integrated Circuit，ASIC）和现场可编程门阵列（Field Programmabl Gate Array，FPGA）的实现。该篇主要讲述Veri
到底了