本文介绍了一个在入门级FPGA（EP4CE6，6,272个逻辑单元）上实现完整图像处理流水线的项目。该系统通过四级流水线（RGB转灰度、3x3滑动窗口、Sobel边缘检测、阈值二值化）实现从摄像头采集到HDMI输出的实时边缘检测，且完全不使用DSP乘法器。关键设计包括：采用FIFO直通替代SDRAM帧缓冲（节省40%资源），选择Sobel算法替代Canny，以及通过移位加法等技巧实现零乘法器运算。