Q7~Q0用板子上的8个LED灯表示，预设值D7~D0以及清零、预置、使能端用12个拨码开关表示。时钟频率为1Hz，由100MHz主晶振分频得到。用Verilog HDL描述74161，例化该module组成一个8位计数器，并在EGO1开发板上实现。PE=0，同步置位：时钟上升沿沿来的时候检测到PE低电平，把D的数字赋到Q上去。CR=0，异步清零：检测到CR低电平，直接清零。2. 反馈清零法/置数

二.用verilog描述74138。图2：74138逻辑门电路组成。图1：74138真值表。

优先编码器：允许同时输入多个信号，但仅对其中优先级最高的信号编码。二.用Verilog HDL描述74148。图2：74148管脚约束。一.74148简要介绍。图1：74148真值表。