大模型给芯片工程师的三种“联系“，第一种最危险
·
大模型有一个特点：它擅长在看似不相关的事物之间建立联系。
对芯片工程师来说，这种能力有三种表现，差别很大。
第一种联系：听起来对，但实际上是胡说。
比如问它某款FPGA的具体资源利用率，或者某个工艺节点下标准单元库的时序参数，它很可能给你一个言之凿凿的数字，但那个数字是编的。这种"幻觉"在芯片设计里后果很严重——如果用这些数字做决策，直接影响架构选型。
第二种联系：它发现了你知道但没想到它也知道的东西。
比如，把一段Verilog代码和一个功耗优化问题同时丢给它，它可能会指出某个特定的always块触发频率过高，建议加门控。这是有价值的，虽然有经验的工程师事后觉得"这我当然知道"，但当时确实没想到。
第三种联系：它帮你发现了真正新的角度。
这种情况较少，但存在。比如在做跨时钟域分析的时候，它从某个不常见的约束写法联想到了一种更稳定的CDC处理方案，而这个方案恰好解决了一个卡了很久的问题。
工程实践里，要主动利用后两种，对第一种保持高度警惕。 核心原则是：大模型的输出，凡是涉及具体参数、具体规格、具体协议细节的，都要去查手册或者跑仿真验证，不能直接用。
更多推荐
7
0- 0
已为社区贡献28条内容
所有评论(0)