PCB设计避坑指南:如何快速定位和解决[drc rtstat-1] unrouted nets问题
·

在PCB设计过程中,DRC(设计规则检查)报错是每个工程师都会遇到的挑战。其中,[drc rtstat-1] unrouted nets: 1 net(s) are unrouted错误尤其常见,它表示设计中存在未完成布线的网络。如果不及时解决,可能导致电路板无法正常工作或性能下降。
一、错误成因分析
通常,未布线网络问题源于以下三种情况:
- 元件封装引脚未匹配
- 原理图符号与PCB封装的引脚编号不一致
-
例如:原理图中使用
1、2编号,而封装中对应的是A、K -
设计规则冲突
- 布线间距规则设置过严
- 差分对规则未正确配置
-
禁止布线区域(Room)设置错误
-
布局布线遗漏
- 手动布线时漏连某些网络
- 自动布线后未进行完整性检查
- 修改设计后未更新网络连接
二、三大解决方案实战
方法1:使用Navigator面板定位
- 打开PCB文档,按下快捷键
Ctrl+N调出Navigator面板 - 在
Net视图下,未完成布线的网络会显示为虚线连接 - 双击问题网络,所有相关焊盘会高亮显示

方法2:PCB Filter精准筛选
(IsUnRouted == True) && (Net != "No Net")
- 按
Ctrl+F打开Filter面板 - 输入上述筛选条件
- 所有未布线网络会以高亮色显示
方法3:布线修复操作步骤
- 确认问题网络后,选择
Route > Interactive Routing - 单击起始焊盘,按
Tab键可调整线宽 - 使用
Shift+空格循环切换走线模式(45°/圆弧/直角) - 到达目标焊盘后双击完成连接
三、预防性最佳实践
- 设计前检查清单
- 验证所有元件的封装匹配性
- 确认原理图无悬浮节点(No Net)
-
设置合理的布线规则(线宽/间距/层)
-
布线阶段技巧
- 优先布设关键信号(时钟/高速线)
- 使用
Ctrl+Click快速完成相同网络连接 -
定期运行DRC检查(快捷键
TDR) -
关键规则设置建议
Routing > Width Constraint: 默认0.2mm,电源0.5mm Routing > Clearance: 6mil(常规信号),20mil(高压) Routing > Routing Via Style: 孔径0.3mm,外径0.6mm
四、进阶处理策略
当遇到多个未连接网络时,建议按以下优先级处理:
- 电源网络(可能导致整个电路失效)
- 关键信号线(时钟、复位等)
- 高速差分对(影响信号完整性)
- 普通低速信号
通过系统化的排查方法和预防措施,unrouted nets问题完全可以高效解决。建议在每次布局调整后都执行DRC检查,将问题消灭在萌芽阶段。

更多推荐


所有评论(0)