第五章 USB2.0布线及注意事项

5.1 USB2.0 PCB布线关键

USB是一种快速、双向、同步传输、廉价、方便使用的可热拔插的串行接口。由于数据传输快，接口方便，支持热插拔等优点使USB设备得到广泛应用。目前，市场上以USB2.0为接口的产品居多，但很多硬件新手在USB应用中遇到很多困扰，往往PCB装配完之后USB接口出现各种问题，比如通讯不稳定或是无法通讯，检查原理图和焊接都无问题，或许这个时候就需怀疑PCB设计不合理。绘制满足USB2.0数据传输要求的PCB对产品的性能及可靠性有着极为重要的作用。
　　USB协议定义由两根差分信号线（D+、D-）传输数字信号，若要USB设备工作稳定差分信号线就必须严格按照差分信号的规则来布局布线。
　　1. 在元件布局时，尽量使差分线路最短，以缩短差分线走线距离。
　　　　　　　　　
　　2. 优先绘制差分线，一对差分线上尽量不要超过两对过孔（过孔会增加线路的寄生电感，从而影响线路的信号完整性），且需对称放置。
　　　　　　
　　3. 对称平行走线，这样能保证两根线紧耦合，避免90°走线，弧形或45°均是较好的走线方式。
　　　　　　
　　4. 差分串接阻容，测试点，上下拉电阻的摆放。
　　　　　　　　　　
　　5. 由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配，而线长一旦不匹配，时序会发生偏移，还会引入共模干扰，降低信号质量。所以，相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内，补偿原则是哪里出现长度差补偿哪里。
　　　　　　　　　　
6. 为了减少串扰，在空间允许的情况下，其他信号网络及地离差分线的间距至少20mil(20mil是经验值)，覆地与差分线的距离过近将对差分线的阻抗产生影响；
　　　　　　　　
　　7. USB的输出电流是500mA，需注意VBUS及GND的线宽，若采用的1Oz的铜箔，线宽大于20mil即可满足载流要求，当然线宽越宽电源的完整性越好。
　　普通USB设备差分线信号线宽及线间距与整板信号线宽及线间距一致即可。然而当USB设备工作速度是480 Mbits/s，只做到以上几点是不够的，我们还需对差分信号进行阻抗控制，控制差分信号线的阻抗对高速数字信号的完整性是非常重要的，因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。差分线阻抗一般控制在90（±10%）欧姆(具体值参照芯片手册指导)，差分线阻抗与线宽W1、W2、T1成反比，与介电常数Er1成反比，与线间距S1成正比，与参考层的距离H1正比，如下图是差分线的截面图。
　　 　　　　　　
　　下图为四层板的参考叠层，其中中间两层为参考层，参考层通常为GND或Power，并且差分线所对应的参考层必须完整，不能被分割，否则会导致差分线阻抗不连续。若是以图 2叠层设计四层板，通常设计时差分线采用4.5mil的线宽及5.5mil的线间距既可以满足差分阻抗90Ω。然而4.5mil线宽及5.5mil线间距只是我们理论设计值，最终电路板厂依据要求的阻抗值并结合生产的实际情况和板材会对线宽线间距及到参考层的距离做适当的调整。
　　　 　
　　以上所描述的布线规则是基于USB2.0设备，在USB布线过程中把握差分线路最短、紧耦合、等长、阻抗一致且注意好USB电源线的载流能力，掌握好以上原则USB设备运行基本没问题。

5.2 为什么在D+，D-处要接上拉下拉电阻

USB协议要求的，1.5K上拉在D+时表示是全速设备，在D-表示不是全速设备，有些方案里面（比如PNX5230）推荐D+/D-接下拉1M的电阻是为了提高数据传输稳定性的。
　　① usb有主从设备之分，主设备有：pc, 现在市面上的那些插u-disk即可播放mp3的“mp3”之类的，usb 信号是差分信号，信号线为D+, D-,。 在usb host 端， D+，D- 各接一个15kohm 的下拉电阻， 而在usb device端，这时就有高速低速设备的区别了。usb1.0, 1.1,2.0协议中都有定义高低速设备以满足不同情况的需求，这些在硬件上的区别就是： 高速设备：d+ 接一个1.5kohm的上拉电阻，d-不接；低速设备则相反。
　　这样当usb device 插入到host中时，如果是高速设备， 则d+被拉高，d-不变；低速设备则与之相反。 这个上拉过程需要大概2.5us的时间，host这这个时间内便检测到了该信号，即可判断有device plug in，和该device的类型，然后开始通讯，枚举。。。等。
　　② USB OTG（on the go） 就是既可以做host又可以做client。我们一般是作为client接受pc传输数据，作为host时可以接打印机直接把手机中的照片打印出来判别是host还是client是靠USB_ID这根pin。当作为client时，USB_ID基本是悬空的（内部有上拉）如果侦测到USB_ID被拉低，就被认为是作为host，向外输出，所以需要外部client设备把USB_ID拉低。
　　关于USB的上下拉电阻，不是随便接个任意阻值的电阻就ok了。
当你的USB为主设备的时候，D+、D-上分别接一个15K的下拉电阻，这样可以使得在没有设备插入的时候，D+、D-上始终保持低电平；当为从设备接口时，可以通过在上拉电阻来设置不同的传输速率，当D+接一个1.5K上拉电阻，可以工作在高速率模式如12MBPs，当D-接1.5K上拉电阻，工作在低速率模式，如1.5MPBs。
　　主USB自动识别从设备为高速还是低速就靠上拉电阻在D+还是D-上区别，电阻阻值的不规范会影响usb自动识别分配资源，出现不能发现硬件或使用到一般硬件发现失败等现象，所以不要随便上下拉电阻，先规范USB的硬件接口电路。

5.3 USB2.0高速模式90Ω阻抗匹配

意思是如果你的USB接口如果要用在传输数据，且速度在高速范畴时，需要对PCB上的USB接口数据线进行阻抗匹配，具体可以做90 ohm左右的差分阻抗设计，只针对传输数据的一对线；
如果速度要求不高，当然不做阻抗也问题不大，但是在高速场合，稳定和速度就有影响了。
这是因为USB端口那边输入端阻抗为90欧，传输线也做成90欧，这样就没有反射。USB3.0接口输入端阻抗为100，传输线就做成100欧，这还是跟器件有关的，目的就是传输线阻抗跟器件输入端阻抗一致，消除反射。
　　如何做90Ω阻抗设计？
根据布线来确定PCB层数，然后确定电、地平面，然后通过阻抗仿真软件确定走线宽度和间距以及PCB每层之间的层间距，就可以满足阻抗。
这个需要根据板厚以及叠层来计算走线宽度和间距，来达到阻抗要求。

5.4 USB2.0接口差分信号线设计

USB2.0协议定义由两根差分信号线(D 、D-)传输高速数字信号，最高的传输速率为480 Mbps。差分信号线上的差分电压为400mV，理想的差分阻抗(Zdiff)为90(1±O．1)Ω。在设计PCB 板时，控制差分信号线的差分阻抗对高速数字信号的完整性是非常重要的，因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。由于不同软件测量存在一定偏差，所以一般我们都是要求控制在80Ω至100Ω间。
　　差分线由两根平行绘制在PCB 板表层(顶层或底层)发生边缘耦合效应的微带线(Microstrip)组成的，其阻抗由两根微带线的阻抗及其和决定，而微带线的阻抗(Zo)由微带线线宽(W)、微带线走线的铜皮厚度(T)、微带线到最近参考平面的距离(H)以及PCB 板材料的介电常数(Er)决定，其计算公式为：Zo={87/sqrt(Er 1.41)]}ln[5.98H/(0.8WT)]。影响差分线阻抗的主要参数为微带线阻抗和两根微带线的线间距(S)。当两根微带线的线间距增加时，差分线的耦合效应减弱，差分阻抗增大；线间距减少时，差分线的耦合效应增强，差分阻抗减小。差分线阻抗的计算公式为：Zdiff=2Zo（1-0.48exp(-0.96S/H))。微带线和差分线的计算公式在O．1<W／H<2．0 以及0．2<S／H<3．0 的情况下成立。
　　为了获得比较理想的信号质量和传输特性，高速USB2.0设备要求PCB板的叠层数至少为4层，可以选择的叠层方案为：顶层(信号层)、地层、电源层和底层(信号层)。不推荐在中间层走信号线，以免分割地层和电源层的完整性。普通PCB 板的板厚为1.6 mm，信号层上的差分线到最近参考平面的距离H大约为11mil，走线的铜皮厚度T大约为O.65mil，填充材料一般为FR-4，介电常数Er为4.2。在H、T 和Er已确定的条件下，由差分线2D阻抗模型以及微带线和差分线阻抗计算公式可以得到合适的线宽W和线间距S。当W=16mil，S=7mil时，Zdiff=87Ω。但通过上述公式来推导合适的走线尺寸的计算过程比较复杂，借助PCB 阻抗控制设计软件Polar 可以很方便的得到合适的结果，由Polar可以得到当W=11mil，S=5mil时，Zdiff=92.2Ω。
　　在绘制USB2．O 设备接口差分线时，应注意以下几点要求：
　　1、USB2.O芯片放置在离地层最近的信号层,并尽量靠近USB插座,缩短差分线走线距离。
　　 2、差分线上不应加磁珠或者电容等滤波措施,否则会严重影响差分线的阻抗。
　　 3、如果USB2.O接口芯片需串联端电阻或者D线接上拉电阻时,务必将这些电阻尽可能的靠近芯片放置。
　　4、将USB2.O差分信号线布在离地层最近的信号层。
　　 5、在绘制PCB板上其他信号线之前,应完成USB2.0差分线和其他差分线的布线。
　　 6、保持USB2.O差分线下端地层完整性,如果分割差分线下端的地层,会造成差分线阻抗的不连续性，并 会增加外部噪声对差分线的影响。
　　 7、在USB2.0差分线的布线过程中,应避免在差分线上放置过孔(via),过孔会造成差分线阻抗失调。如 果必须要通过放置过孔才能完成差分线的布线,那么应尽量使用小尺寸的过孔,并保持USB2.0差分线在一个信号层上。
　　 8、保证差分线的线间距在走线过程中的一致性，使用Cadence绘图时可以用shove保证，但在使用Protel 绘图时要特别注意。如果在走线过程中差分线的间距发生改变，会造成差分线阻抗的不连续性。
　　 9、在绘制差分线的过程中，使用45°弯角或圆弧弯角来代替90°弯角，并尽量在差分线周围的150mil 范围内不要走其他的信号线，特别是边沿比较陡峭的数字信号线更加要注意其走线不能影响USB差分线。
　　 10、差分线要尽量等长，如果两根线长度相差较大时，可以绘制蛇行线增加短线长度。

5.5 USB2.0总线接口端电源和地线设计

USB接口有5个端点，分别为：USB 电源(VBUS)、D-、D+、信号地(GND)和保护地(SHIELD)。除了D+、D-差分信号设计，USB总线电源、信号地和保护地的设计对USB系统的正常工作同样重要。
　　USB电源线电压为5V,提供的最大电流为500mA，应将电源线布置在靠近电源层的信号层上，而不是布置在与USB差分线所在的相同层上，线宽应在30mil以上，以减少它对差分信号线的干扰。现在很多厂家的USB从控制芯片工作电压为3.3V,当其工作在总线供电模式时,需要3.3-5V的电源转换芯片,电源转换芯片的输出端应尽量靠近USB芯片的电压输入端，并且电源转换芯片的输入和输出端都应加大容量电容并联小容量电容进行滤波。当USB从控制芯片工作在自供电的模式时，USB电源线可以串联一个大电阻接到地。
　　USB接口的信号地应与PCB板上的信号地接触良好，保护地可以放置在PCB 板的任何一层上，它和信号地分割开,两个地之间可以用一个大电阻并联一个耐压值较高的电容，如图5.1所示。
　　　　　　　　　　
　　　　　　　　　　　　　　　　图5.1 信号地和保护地连接图
　　保护地和信号地之间的间距不应小于25mil，以减少两个地之间的边缘耦合作用。保护地不要大面积覆铜，一根100mli宽度的铜箔线就已能满足保护地的功能需要了。
在绘制USB电源线、信号地和保护地时，应注意以下几点：
　　 1、USB插座的1、2、3、4 脚应在信号地的包围范围内，而不是在保护地的包围范围内。
　　2、USB差分信号线和其他信号线在走线的时候不应与保护地层出现交叠。
　　3、电源层和信号地层在覆铜的时候要注意不应与保护地层出现交叠。
　　4、电源层要比信号地层内缩20D，D 为电源层与信号地层之间的距离。
　　5、如果差分线所在层的信号地需要大面积覆铜，注意信号地与差分线之间要保证35mil以上的间距，以免覆铜后降低差分线的阻抗。
　　6、在其他信号层可以放置一些具有信号地属性的过孔，增加信号地的连接性，缩短信号电流回流路径。
　　 7、在USB总线的电源线和PCB板的电源线上，可以加磁珠增加电源的抗干扰能力。

5.6 Tips

USB差分在走线的时候，尽可能的减少换层过孔，过孔会造成线路阻抗的不连续，在每次打孔换层的地方加一对回流地过孔，用于信号回流换层。如图5.2所示：
　　　　　　　　　
　　　　　　　　　　　　　　图5.2 差分打孔换层处添加GND孔
　　若USB两边定位柱接的是保护地，分割的时候保证与GND的距离是2MM，并在保护地区域多打孔，保证充分连接，并用磁珠与GND进行跨接。如图5.3所示。
　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　图5.3 USB保护地的隔离
　　USB2.0的低速和全速是电压驱动，高速是电流驱动。